C9714
100 MHz的时钟发生器，可编程扩频时钟发生器和电源管理的移动应用
批准的产品
产品特点
供应：
2参考时钟
2主机（ CPU）的时钟
1自由运行和5个PCI时钟
1 48MHz的固定时钟
1 48或24 MHz的固定时钟
独立的电源引脚用于混合（ 3.3 / 2.5V ）的电压
应用程序。
100或66 MHz的CPU时钟操作
扩频调制降低EMI
丰富的电源管理功能。
28引脚SSOP & TSSOP封装最小
电路板空间。
频率表
SEL六十六分之百＃
0
1
CPU时钟
66兆赫
100兆赫
PCI时钟
33兆赫
33兆赫
引脚配置
框图
SEL48#
REF2
VDDR
XIN
XOUT
OSC
SS#
REF1
SEL48#
PLL
48-24M
48-24M/TS#
VDDC
SEL100/66#
CS ＃
PD ＃
PS ＃
SS#
PLL
的CPU （1,2）
VSS
XIN
XOUT
PCI_F
PCI1
PCI2
VSS
VDDP
PCI3
PCI4
PCI5
VDDF
48M
48-24/TS#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDDR
REF/SEL48#
REF1/SS#
VDDC
CPU1
CPU2
VSS
VSS
PS ＃
VDD
CS ＃
PD ＃
SEL100/66#
VSS
PCI_F
VDDP
PCI （1： 3）
国际微电路， INC 。 525 LOS COCHES ST 。
MILPITAS ， CA 95035电话： 408-263-6300分机。 275 FAX 408-263-6571
修订版2.0
5/17/2000
分页： 13 1
C9714
100 MHz的时钟发生器，可编程扩频时钟发生器和电源管理的移动应用
批准的产品
引脚说明
PIN号
2
引脚名称
XIN
PWR
VDD
I / O
I
TYPE
XTAL4
描述
片上参考振荡器输入引脚。需要一张
外部并联谐振晶体（标称14.318 MHz）或
外部生成的参考信号
O型片上参考振荡器输出引脚。驱动外部
并联谐振晶体（ 14.318兆赫），当外部
产生的基准信号被使用。
3.3伏电源的核心逻辑。
时钟输出。第1页上指定的CPU频率表。
断电装置低的时候
当信号为低电平时，将停止CPU时钟在低电平状态。
频率选择输入引脚。见频率选择上表
第1页没有内部上拉电阻提供，
按设备
2.5V电源的CPU和主机时钟输出。
自由运行PCI时钟3.3V 。当PS ＃是一个不会停止
逻辑低电平
的PCI输出时钟。请参阅第1的频率表。
当信号为低电平时，停在低状态的所有PCI时钟。
3.3伏的电源引脚自由运行PCI时钟输出
缓冲区。
固定的48 MHz时钟。
电时选择的48或24 MHz时钟。如果在低绑
通电使设备输出三态，直到
下一个上电顺序发生。
上电时该引脚确定设备的蔓延
扩频调制功能被启用或禁用。后
功率达此引脚变为一个参考时钟输出。 A 0 （逻辑
低），使得可编程扩频时钟发生器和1 （高电平）禁止SSCG 。
在上电时该引脚确定在引脚上的时钟的频率
14.如果是低电平时，时钟将48 MHz时，如果高时钟将
在24兆赫。上电后该引脚将成为参考
时钟输出。
电源固定时钟输出缓冲器。
接地引脚的器件。
电源参考振荡器输出缓冲器。
3
XOUT
VDD
O
XTAL4
19
23, 24
17
18
16
VDD
的CPU （1,2）
PD ＃
CS ＃
SEL100/66#
-
VDDC
-
-
-
P
O
I
I
I
PWR
C100S
INP3U
INP3U
INP3
25
4
5,6,9,
10,11
20
8
13
14
VDDC
PCI_F
PCI （ 1:5）
PS ＃
VDDP
48M
48-24M/TS#
-
VDDP
VDDP
-
-
VDDF
VDDF
P
O
O
I
P
O
I / O
PWR
P100S
P100S
INP3U
PWR
U48
U48BU
26
REF1/SS#
VDDR
I / O
U48BU
27
REF2/SEL48
#
VDDR
I / O
U48BU
12
1, 7, 15,
21, 22
28
笔记
VDDF
VSS
VDDR
-
-
-
P
P
P
PWR
PWR
PWR
1. INP3U引脚具有内部上拉电阻，将保证为逻辑1 （高）级，如果没有连接，则向
器件的引脚。 INP3销不包含此功能，并且必须电连接到VDD或VSS通过外部
电路，以确保有效的逻辑1或0被感测。
国际微电路， INC 。 525 LOS COCHES ST 。
MILPITAS ， CA 95035电话： 408-263-6300分机。 275 FAX 408-263-6571
修订版2.0
5/17/2000
分页： 13 2
C9714
100 MHz的时钟发生器，可编程扩频时钟发生器和电源管理的移动应用
批准的产品
频率选择表
说明
所有输出三态
66兆赫
100兆赫
48-24M/TS#
上电时
0
1
1
SEL
66/100
0
0
1
输出
中央处理器
PCI
高阻
66兆赫
100兆赫
高阻
33兆赫
33兆赫
48M
高阻
48兆赫
48兆赫
48/24M
高阻
24/48 MHz的
24/48 MHz的
电源管理功能
PS ＃
X
1
0
0
1
CS ＃
X
0
1
0
1
PD ＃
0
1
1
1
1
中央处理器
低
ON
低
低
ON
48M
低
ON
ON
ON
ON
PCI
低
低
ON
低
ON
PCI_F
低
ON
ON
ON
ON
压控振荡器
关闭
ON
ON
ON
ON
CS ＃是输入时钟合成器。它是用来关闭CPU时钟为低功耗操作。 CS ＃是断言
异步地通过用自由运行的PCI时钟的上升边缘的外部时钟控制逻辑电路（和因此CPU时钟）
并且必须在内部同步到外部PCI_F输出。其他所有的时钟将继续在CPU上运行
时钟被禁止。在CPU时钟必须始终停在低状态，并开始以这样的方式来
保证高的脉冲宽度是一个完整的脉冲。在潜伏期需要CPU时钟是
2或3个CPU时钟
在时间周期
和CPU时钟关闭延时需要
2或3个CPU时钟
周期时间。
国际微电路， INC 。 525 LOS COCHES ST 。
MILPITAS ， CA 95035电话： 408-263-6300分机。 275 FAX 408-263-6571
修订版2.0
5/17/2000
第13 3
C9714
100 MHz的时钟发生器，可编程扩频时钟发生器和电源管理的移动应用
批准的产品
电源管理时间
中央处理器
CS ＃
CPU停止计时
中央处理器
PCI
REF
48M
PD ＃
掉电时序
PCI
PS ＃
PCI停止计时
掉电选项用于将部分进入一个非常低的状态，而不电源关闭的部分。
PD ＃是一个异步低电平输入。这个信号必须事先向供电同步器件内部
顺着时钟合成器。 PD ＃是一个异步函数为系统加电。内部时钟不运行
之后，该设备被置于断电。当PD ＃是低电平有效的，所有的时钟需要被驱动到一个较低的值，并预先保持
到关闭VCO的和水晶。上电延时必须是小于3毫秒。断电延时
应尽可能地短，但符合以下所示的顺序要求。 AS ＃和CS ＃是
被认为是做掉电操作过程中不会在乎。
国际微电路， INC 。 525 LOS COCHES ST 。
MILPITAS ， CA 95035电话： 408-263-6300分机。 275 FAX 408-263-6571
修订版2.0
5/17/2000
第13 4
C9714
100 MHz的时钟发生器，可编程扩频时钟发生器和电源管理的移动应用
批准的产品
电源管理时间
信号
CS ＃
PD ＃
信号状态
0（禁用）
1 （启用）
1 （冷启动/正常运行）
0 （断电）
潜伏期
免费的上升沿号
运行PCI时钟（ PCIF ）
1
1
3毫秒
1
注意事项：
1.时钟开/关延时的时钟禁用之间的自由运行PCI时钟上升沿的数量来定义
变低/高的第一个有效时钟散发出来的设备。
扩频时钟
非-spread
减少
传播
频谱分析
国际微电路， INC 。 525 LOS COCHES ST 。
MILPITAS ， CA 95035电话： 408-263-6300分机。 275 FAX 408-263-6571
修订版2.0
5/17/2000
第13个5
C9714
100 MHz的时钟发生器，可编程扩频时钟发生器和电源管理的移动应用
批准的产品
产品特点
供应：
2参考时钟
2主机（ CPU）的时钟
1自由运行和5个PCI时钟
1 48MHz的固定时钟
1 48或24 MHz的固定时钟
独立的电源引脚用于混合（ 3.3 / 2.5V ）的电压
应用程序。
100或66 MHz的CPU时钟操作
扩频调制降低EMI
丰富的电源管理功能。
28引脚SSOP & TSSOP封装最小
电路板空间。
频率表
SEL六十六分之百＃
0
1
CPU时钟
66兆赫
100兆赫
PCI时钟
33兆赫
33兆赫
引脚配置
框图
SEL48#
REF2
VDDR
XIN
XOUT
OSC
SS#
REF1
SEL48#
PLL
48-24M
48-24M/TS#
VDDC
SEL100/66#
CS ＃
PD ＃
PS ＃
SS#
PLL
的CPU （1,2）
VSS
XIN
XOUT
PCI_F
PCI1
PCI2
VSS
VDDP
PCI3
PCI4
PCI5
VDDF
48M
48-24/TS#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDDR
REF/SEL48#
REF1/SS#
VDDC
CPU1
CPU2
VSS
VSS
PS ＃
VDD
CS ＃
PD ＃
SEL100/66#
VSS
PCI_F
VDDP
PCI （1： 3）
国际微电路， INC 。 525 LOS COCHES ST 。
MILPITAS ， CA 95035电话： 408-263-6300分机。 275 FAX 408-263-6571
修订版2.0
5/17/2000
分页： 13 1
C9714
100 MHz的时钟发生器，可编程扩频时钟发生器和电源管理的移动应用
批准的产品
引脚说明
PIN号
2
引脚名称
XIN
PWR
VDD
I / O
I
TYPE
XTAL4
描述
片上参考振荡器输入引脚。需要一张
外部并联谐振晶体（标称14.318 MHz）或
外部生成的参考信号
O型片上参考振荡器输出引脚。驱动外部
并联谐振晶体（ 14.318兆赫），当外部
产生的基准信号被使用。
3.3伏电源的核心逻辑。
时钟输出。第1页上指定的CPU频率表。
断电装置低的时候
当信号为低电平时，将停止CPU时钟在低电平状态。
频率选择输入引脚。见频率选择上表
第1页没有内部上拉电阻提供，
按设备
2.5V电源的CPU和主机时钟输出。
自由运行PCI时钟3.3V 。当PS ＃是一个不会停止
逻辑低电平
的PCI输出时钟。请参阅第1的频率表。
当信号为低电平时，停在低状态的所有PCI时钟。
3.3伏的电源引脚自由运行PCI时钟输出
缓冲区。
固定的48 MHz时钟。
电时选择的48或24 MHz时钟。如果在低绑
通电使设备输出三态，直到
下一个上电顺序发生。
上电时该引脚确定设备的蔓延
扩频调制功能被启用或禁用。后
功率达此引脚变为一个参考时钟输出。 A 0 （逻辑
低），使得可编程扩频时钟发生器和1 （高电平）禁止SSCG 。
在上电时该引脚确定在引脚上的时钟的频率
14.如果是低电平时，时钟将48 MHz时，如果高时钟将
在24兆赫。上电后该引脚将成为参考
时钟输出。
电源固定时钟输出缓冲器。
接地引脚的器件。
电源参考振荡器输出缓冲器。
3
XOUT
VDD
O
XTAL4
19
23, 24
17
18
16
VDD
的CPU （1,2）
PD ＃
CS ＃
SEL100/66#
-
VDDC
-
-
-
P
O
I
I
I
PWR
C100S
INP3U
INP3U
INP3
25
4
5,6,9,
10,11
20
8
13
14
VDDC
PCI_F
PCI （ 1:5）
PS ＃
VDDP
48M
48-24M/TS#
-
VDDP
VDDP
-
-
VDDF
VDDF
P
O
O
I
P
O
I / O
PWR
P100S
P100S
INP3U
PWR
U48
U48BU
26
REF1/SS#
VDDR
I / O
U48BU
27
REF2/SEL48
#
VDDR
I / O
U48BU
12
1, 7, 15,
21, 22
28
笔记
VDDF
VSS
VDDR
-
-
-
P
P
P
PWR
PWR
PWR
1. INP3U引脚具有内部上拉电阻，将保证为逻辑1 （高）级，如果没有连接，则向
器件的引脚。 INP3销不包含此功能，并且必须电连接到VDD或VSS通过外部
电路，以确保有效的逻辑1或0被感测。
国际微电路， INC 。 525 LOS COCHES ST 。
MILPITAS ， CA 95035电话： 408-263-6300分机。 275 FAX 408-263-6571
修订版2.0
5/17/2000
分页： 13 2
C9714
100 MHz的时钟发生器，可编程扩频时钟发生器和电源管理的移动应用
批准的产品
频率选择表
说明
所有输出三态
66兆赫
100兆赫
48-24M/TS#
上电时
0
1
1
SEL
66/100
0
0
1
输出
中央处理器
PCI
高阻
66兆赫
100兆赫
高阻
33兆赫
33兆赫
48M
高阻
48兆赫
48兆赫
48/24M
高阻
24/48 MHz的
24/48 MHz的
电源管理功能
PS ＃
X
1
0
0
1
CS ＃
X
0
1
0
1
PD ＃
0
1
1
1
1
中央处理器
低
ON
低
低
ON
48M
低
ON
ON
ON
ON
PCI
低
低
ON
低
ON
PCI_F
低
ON
ON
ON
ON
压控振荡器
关闭
ON
ON
ON
ON
CS ＃是输入时钟合成器。它是用来关闭CPU时钟为低功耗操作。 CS ＃是断言
异步地通过用自由运行的PCI时钟的上升边缘的外部时钟控制逻辑电路（和因此CPU时钟）
并且必须在内部同步到外部PCI_F输出。其他所有的时钟将继续在CPU上运行
时钟被禁止。在CPU时钟必须始终停在低状态，并开始以这样的方式来
保证高的脉冲宽度是一个完整的脉冲。在潜伏期需要CPU时钟是
2或3个CPU时钟
在时间周期
和CPU时钟关闭延时需要
2或3个CPU时钟
周期时间。
国际微电路， INC 。 525 LOS COCHES ST 。
MILPITAS ， CA 95035电话： 408-263-6300分机。 275 FAX 408-263-6571
修订版2.0
5/17/2000
第13 3
C9714
100 MHz的时钟发生器，可编程扩频时钟发生器和电源管理的移动应用
批准的产品
电源管理时间
中央处理器
CS ＃
CPU停止计时
中央处理器
PCI
REF
48M
PD ＃
掉电时序
PCI
PS ＃
PCI停止计时
掉电选项用于将部分进入一个非常低的状态，而不电源关闭的部分。
PD ＃是一个异步低电平输入。这个信号必须事先向供电同步器件内部
顺着时钟合成器。 PD ＃是一个异步函数为系统加电。内部时钟不运行
之后，该设备被置于断电。当PD ＃是低电平有效的，所有的时钟需要被驱动到一个较低的值，并预先保持
到关闭VCO的和水晶。上电延时必须是小于3毫秒。断电延时
应尽可能地短，但符合以下所示的顺序要求。 AS ＃和CS ＃是
被认为是做掉电操作过程中不会在乎。
国际微电路， INC 。 525 LOS COCHES ST 。
MILPITAS ， CA 95035电话： 408-263-6300分机。 275 FAX 408-263-6571
修订版2.0
5/17/2000
第13 4
C9714
100 MHz的时钟发生器，可编程扩频时钟发生器和电源管理的移动应用
批准的产品
电源管理时间
信号
CS ＃
PD ＃
信号状态
0（禁用）
1 （启用）
1 （冷启动/正常运行）
0 （断电）
潜伏期
免费的上升沿号
运行PCI时钟（ PCIF ）
1
1
3毫秒
1
注意事项：
1.时钟开/关延时的时钟禁用之间的自由运行PCI时钟上升沿的数量来定义
变低/高的第一个有效时钟散发出来的设备。
扩频时钟
非-spread
减少
传播
频谱分析
国际微电路， INC 。 525 LOS COCHES ST 。
MILPITAS ， CA 95035电话： 408-263-6300分机。 275 FAX 408-263-6571
修订版2.0
5/17/2000
第13个5
QQ：2881677436 复制
