【特点高性能，低功耗的AVR8位微控制器先进的RISC架构- 130条指令 - 绝大多数为单时钟周期执】,IC型号ATMEGA64L-8AI,ATMEGA64L-8AI PDF资料,ATMEGA64L-8AI经销商,ic,电子元器件-51电子网

特点

高性能，低功耗的AVR

8位微控制器

先进的RISC架构

- 130条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器+外设控制寄存器

全静态工作

- 高达16 MIPS的吞吐量，在16兆赫

- 片上2周期乘法器

非易失性程序和数据存储器

- 的系统内可编程的Flash 64K字节

耐力：10,000写/擦除周期

- 可选Boot代码区具有独立锁定位

在系统编程通过片上引导程序

真正的同时读 - 写操作

- 2K字节EEPROM

耐力：100,000写/擦除周期

- 4K字节的片内SRAM

- 高达64K字节的可选外部存储器空间

- 可以对锁定的软件安全

- SPI接口进行在系统编程

JTAG （ IEEE 1149.1标准兼容）接口

- 边界扫描功能根据JTAG标准

- 广泛的片上调试支持

- 对Flash ， EEPROM ，熔丝位和锁定位通过JTAG接口编程

外设特性

- 两个8位定时器/计数器具有独立预分频器和比较模式

- 两个扩展的16位定时器/计数器具有独立预分频器，比较功能和

捕捉模式

- 实时计数器具有独立振荡器

- 两个8位PWM通道

- 6个PWM通道，可编程解决方案，从1到16位

- 8通道， 10位ADC

8个单端通道

7个差分通道

2个差分通道具有可编程增益（ 1倍， 10倍， 200倍）

- 面向字节的两线串行接口

- 两个可编程的串行USART接口

- 主/从SPI串行接口

- 可编程看门狗定时器，带有片上振荡器

- 片上模拟比较器

单片机特性

- 上电复位和可编程欠压检测

- 内部标定RC振荡器

- 外部和内部中断源

- 六个睡眠模式：空闲模式， ADC噪声抑制，省电，掉电，待机

和扩展Standby

- 软件可选的时钟频率

- ATmega103兼容模式通过熔丝选择

- 全球拉禁用

I / O和封装

- 53可编程I / O线

- 64引脚TQFP和64片QFN / MLF

工作电压

- 2.7 - 5.5V的ATMEGA64L

- 4.5 - 5.5V的ATmega64的

速度等级

- 0 - 8兆赫ATMEGA64L

- 0 - 16兆赫的ATmega64

8-bit

微控制器

有64K字节

在系统

可编程

FL灰

ATmega64

ATmega64L

2490L–AVR–10/06

引脚配置

图1 。

ATmega64的引脚排列

TQFP / MLF

笔

RXD0 / （ PDI ） PE0

（ TXD0 / PDO ） PE1

（ XCK0 / AIN0 ） PE2

（ OC3A / AIN1 ） PE3

（ OC3B / INT4 ） PE4

（ OC3C / INT5 ） PE5

（ T3 / INT6 ） PE6

（ ICP3 / INT7 ） PE7

（ SS ） PB0

（ SCK ） PB1

（ MOSI ） PB2

（ MISO ） PB3

（ OC0 ） PB4

（ OC1A ） PB5

（ OC1B ） PB6

注意：

在QFN / MLF封装的底部焊盘应焊接到地上。

放弃

包含在此数据表中的典型值是基于模拟和人物塑造

化上相同的工艺技术生产的AVR微控制器。民

和最大值将是可利用的设备，其特征在于后。

ATmega64(L)

2490L–AVR–10/06

（ OC2 / OC1C ） PB7

TOSC2/PG3

TOSC1/PG4

RESET

VCC

GND

XTAL2

XTAL1

（ SCL / INT0 ） PD0

（ SDA / INT1 ） PD1

（ RXD1 / INT2 ） PD2

（ TXD1 / INT3 ） PD3

（ ICP1 ） PD4

（ XCK1 ） PD5

（T1）， PD6

（T2）的PD7

AVCC

GND

AREF

PF0 （ ADC0 ）

PF1 （ ADC1 ）

PF2 （ ADC2 ）

PF3 （ ADC3 ）

PF4 （ ADC4 / TCK ）

PF 5 （ ADC5 / TMS）

PF6 （ ADC6 / TDO ）

PF7 （ ADC7 / TDI ）

GND

VCC

PA0 （ AD0 ）

PA1 （ AD1 ）

PA2 （ AD2 ）

PA3 （ AD3 ）

PA4 （ AD4 ）

PA5 （ AD5 ）

PA6 （ AD6 ）

PA7 （ AD7 ）

PG2(ALE)

PC7 （ A15 ）

PC6 （ A14 ）

PC5 （ A13 ）

PC4 （ A12 ）

PC3 （A11）

PC2 （ A10

PC1 （A9）

PC0 （A8）

PG1(RD)

PG0(WR)

ATmega64(L)

概观

该ATmega64的是基于AVR增强型RISC结构的低功耗8位CMOS微控制器。通过执行

在一个时钟周期中功能强大的指令时， ATmega64的数据吞吐率接近每兆赫1 MIPS ，使

系统设计人员在功耗和处理速度之间。

框图

图2中。

框图

PF0 - PF7

PA0 - PA7

PC0 - PC7

VCC

GND

PORTF DRIVERS

AVCC

数据寄存器

PORTF

DATA DIR 。

REG 。 PORTF

数据寄存器

PORTA

DATA DIR 。

REG 。 PORTA

数据寄存器

PORTC

DATA DIR 。

REG 。 PORTC

8位数据总线

PORTA DRIVERS

PORTC DRIVERS

XTAL1

AREF

ADC

国内

振荡器

XTAL2

振荡器

JTAG TAP

节目

计数器

堆

指针

看门狗

定时器

CALIB 。 OSC

振荡器

片上调试

节目

FL灰

SRAM

单片机控制

时间和

控制

RESET

Boundary-

扫描

指令

一般

用途

定时器/

计数器

笔

程序设计

逻辑

指令

解码器

打断

单位

控制

线

ALU

EEPROM

状态

USART0

SPI

USART1

2线串行

接口

类似物

比较

数据寄存器

PORTE

DATA DIR 。

REG 。 PORTE

数据寄存器

PORTB

DATA DIR 。

REG 。 PORTB

数据寄存器

PORTD

DATA DIR 。

REG 。 PORTD

数据REG 。 DATA DIR 。

PORTG REG 。 PORTG

PORTE DRIVERS

PORTB DRIVERS

PORTD DRIVERS

PORTG DRIVERS

PE0 - PE7

PB0 - PB7

PD0 - PD7

PG0 - PG4

AVR内核具有丰富的指令集和32个通用工作寄存器。所有的32个寄存器是直接

连接到所述算术逻辑单元（ALU），允许两个独立的寄存器在一个单一指令访问

在一个时钟周期内执行。这种结构大大提高了代码效率，同时实现最高至10倍

比传统的CISC微控制器快。

2490L–AVR–10/06

该ATmega64的提供了以下特点：在系统可编程64K字节

闪现着同时读 - 写功能， 2K字节的EEPROM ， 4K字节的SRAM ， 53 gen-

ERAL通用I / O口线， 32个通用工作寄存器，实时计数器（ RTC ），

4灵活的定时器/计数器具有比较模式和PWM ， 2个USART ，一个字节ori-

ented两线串行接口，一个8通道， 10位ADC具有可选差分输入

具有可编程增益级，可编程看门狗定时器具有片内振荡器，

一个SPI串行端口， IEEE标准。 1149.1标准的JTAG测试接口，也可用于

访问片上调试系统及编程，和六个软件可选

省电模式。在空闲模式时CPU停止工作，而SRAM ，

定时器/计数器， SPI端口以及中断系统继续工作。上电

掉电模式保存登记内容，但冻结振荡器，禁止其他所有

芯片功能，直到下一个中断或硬件复位。在省电模式下，异步

异步的定时器继续运行，允许用户保持一个时间基准，而

该设备的其他部分处于休眠状态。 ADC噪声抑制模式时CPU停止工作，所有

I /除了异步定时器和ADC O模块，以最大限度地减少开关噪声

ADC转换。在待机模式下，晶振/谐振振荡器运行时

该设备的其他部分处于休眠状态。这使得非常快的启动加上低功耗

消费。在扩展Standby模式下，主振荡器和asynchro-

理性定时器继续运行。

该器件采用Atmel的高密度非易失性存储器技术制造。

片内ISP Flash允许程序存储器进行在系统编程

通过SPI串行接口，通过一个常规的非易失性存储器编程，或

通过在AVR内核上运行的片上引导程序。引导程序可以使用任意

接口下载该应用程序在应用程序的Flash存储器中。软

洁具在引导Flash将继续运行，而应用Flash部分

更新，提供真正的同时读 - 写操作。通过将8位RISC CPU

与系统内可编程的Flash单片芯片上，爱特梅尔ATmega64的是

一个功能强大的单片机，它提供了高度灵活和具有成本效益的解决方案

许多嵌入式控制应用。

该ATmega64的AVR具有一整套的编程与系统开发

工具，包括： C语言编译器，宏汇编，程序调试器/软件仿真，税务局局长

扣器仿真器及评估板。

ATmega103的和

ATmega64的兼容性

该ATmega64的是一个高度复杂的微控制器，其I / O地址的数量

取代了64个I / O位置，在AVR指令集保留。为了确保向后

与ATmega103兼容，目前在ATmega103所有的I / O位置有

相同的位置中的ATmega64 。大多数额外的I / O位置添加一个扩展I / O

空间段0x60到0xFF开始（即，在ATmega103的内部RAM空间）。这些

位置可以通过LD / LDS / LDD和ST / STS / STD指令而已，不能达到

使用IN和OUT指令。内部RAM空间的迁移可能仍然是

对于ATmega103的用户的一个问题。此外，中断向量的数量增加可能

是一个问题，如果代码使用绝对地址。为了解决这些问题，一个

ATmega103兼容模式，可以通过编程熔丝位M103C选择。在

此模式中，没有一个在扩展的I / O空间的功能是在使用，所以在内部

RAM坐落在ATmega103的。此外，扩展中断向量被删除。

该ATmega64的是ATmega103的100 ％引脚兼容，可替代

ATmega103的上电流的印刷电路板。本应用笔记“更换

ATmega103的ATmega128的经“和”迁徙的ATmega64与ATmega128的之间“

描述了用户应该知道通过替换ATmega103的中

ATmega128的或ATmega64的。

ATmega64(L)

2490L–AVR–10/06

ATmega64(L)

ATmega103兼容

模式

通过编程熔丝位M103C ，该ATmega64的将是与兼容

ATmega103的关于到RAM ， I / O管脚和中断向量，如上所述。然而

以往，在ATmega64的一些新功能在兼容模式下使用，

这些特征在下面列出：

一个USART ，而不是两个，异步模式下。只有八个最

波特率寄存器显著位可用。

一个16位定时器/计数器，两个比较寄存器，而不是两个16位

定时器/计数器有三个比较寄存器。

不支持两线串行接口。

端口G只有第二功能（不是一般的I / O端口）。

端口F只能在另外作为数字输入的模拟输入到ADC。

不支持Boot Loader的功能。

这是不是可以调整内部校准RC振荡器的频率。

外部存储器接口不能释放地址引脚用于通用I / O ，

没有配置不同的等待状态，以不同的外部存储器地址

部分。

只有EXTRF和PORF存在于MCUCSR注册。

不定时序列所需的看门狗超时变化。

只有低层次的外部中断可以在四个八个外部中断的使用

源。

端口C只能输出。

USART没有FIFO缓冲区，因此数据溢出更早到来。

用户必须在ATmega103的程序设置未使用的I / O位为0 。

引脚说明

VCC

GND

端口A （ PA7..PA0 ）

数字供电电压。

地面上。

端口A为8位双向I / O和内部上拉电阻的端口（分别选择

位）。端口A输出缓冲器具有既吸收大电流对称的驱动特性

和源能力。作为输入，端口A引脚是外部拉低时将输出

当前，如果上拉电阻器被激活。在端口A引脚处于三态时复位

状态变为活动状态，即使系统时钟没有运行。

端口A也可以用做其他不同的特殊功能的ATmega64的功能上市

在第73页。

端口B （ PB7..PB0 ）

端口B为8位双向I / O和内部上拉电阻的端口（分别选择

位）。端口B输出缓冲器具有既吸收大电流对称的驱动特性

和源能力。作为输入使用时，端口B引脚的外部拉低时将输出

当前，如果上拉电阻器被激活。端口的引脚处于三态，当复位

状态变为活动状态，即使系统时钟没有运行。

端口B也可以用做其他不同的特殊功能的ATmega64的功能上市

在第74页。

2490L–AVR–10/06

特点

高性能，低功耗的AVR

8位微控制器

先进的RISC架构

- 130条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器+外设控制寄存器

全静态工作

- 高达16 MIPS的吞吐量，在16兆赫

- 片上2周期乘法器

非易失性程序和数据存储器

- 的系统内可编程的Flash 64K字节

耐力：10,000写/擦除周期

- 可选Boot代码区具有独立锁定位

在系统编程通过片上引导程序

真正的同时读 - 写操作

- 2K字节EEPROM

耐力：100,000写/擦除周期

- 4K字节的片内SRAM

- 高达64K字节的可选外部存储器空间

- 可以对锁定的软件安全

- SPI接口进行在系统编程

JTAG （ IEEE 1149.1标准兼容）接口

- 边界扫描功能根据JTAG标准

- 广泛的片上调试支持

- 对Flash ， EEPROM ，熔丝位和锁定位通过JTAG接口编程

外设特性

- 两个8位定时器/计数器具有独立预分频器和比较模式

- 两个扩展的16位定时器/计数器具有独立预分频器，比较功能和

捕捉模式

- 实时计数器具有独立振荡器

- 两个8位PWM通道

- 6个PWM通道，可编程解决方案，从1到16位

- 8通道， 10位ADC

8个单端通道

7个差分通道

2个差分通道具有可编程增益（ 1倍， 10倍， 200倍）

- 面向字节的两线串行接口

- 两个可编程的串行USART接口

- 主/从SPI串行接口

- 可编程看门狗定时器，带有片上振荡器

- 片上模拟比较器

单片机特性

- 上电复位和可编程欠压检测

- 内部标定RC振荡器

- 外部和内部中断源

- 六个睡眠模式：空闲模式， ADC噪声抑制，省电，掉电，待机

和扩展Standby

- 软件可选的时钟频率

- ATmega103兼容模式通过熔丝选择

- 全球拉禁用

I / O和封装

- 53可编程I / O线

- 64引脚TQFP和64片QFN / MLF

工作电压

- 2.7 - 5.5V的ATMEGA64L

- 4.5 - 5.5V的ATmega64的

速度等级

- 0 - 8兆赫ATMEGA64L

- 0 - 16兆赫的ATmega64

8-bit

微控制器

有64K字节

在系统

可编程

FL灰

ATmega64

ATmega64L

摘要

2490LS–AVR–10/06

引脚配置

图1 。

ATmega64的引脚排列

TQFP / MLF

笔

RXD0 / （ PDI ） PE0

（ TXD0 / PDO ） PE1

（ XCK0 / AIN0 ） PE2

（ OC3A / AIN1 ） PE3

（ OC3B / INT4 ） PE4

（ OC3C / INT5 ） PE5

（ T3 / INT6 ） PE6

（ ICP3 / INT7 ） PE7

（ SS ） PB0

（ SCK ） PB1

（ MOSI ） PB2

（ MISO ） PB3

（ OC0 ） PB4

（ OC1A ） PB5

（ OC1B ） PB6

注意：

在QFN / MLF封装的底部焊盘应焊接到地上。

放弃

包含在此数据表中的典型值是基于模拟和人物塑造

化上相同的工艺技术生产的AVR微控制器。民

和最大值将是可利用的设备，其特征在于后。

ATmega64(L)

2490LS–AVR–10/06

（ OC2 / OC1C ） PB7

TOSC2/PG3

TOSC1/PG4

RESET

VCC

GND

XTAL2

XTAL1

（ SCL / INT0 ） PD0

（ SDA / INT1 ） PD1

（ RXD1 / INT2 ） PD2

（ TXD1 / INT3 ） PD3

（ ICP1 ） PD4

（ XCK1 ） PD5

（T1）， PD6

（T2）的PD7

AVCC

GND

AREF

PF0 （ ADC0 ）

PF1 （ ADC1 ）

PF2 （ ADC2 ）

PF3 （ ADC3 ）

PF4 （ ADC4 / TCK ）

PF 5 （ ADC5 / TMS）

PF6 （ ADC6 / TDO ）

PF7 （ ADC7 / TDI ）

GND

VCC

PA0 （ AD0 ）

PA1 （ AD1 ）

PA2 （ AD2 ）

PA3 （ AD3 ）

PA4 （ AD4 ）

PA5 （ AD5 ）

PA6 （ AD6 ）

PA7 （ AD7 ）

PG2(ALE)

PC7 （ A15 ）

PC6 （ A14 ）

PC5 （ A13 ）

PC4 （ A12 ）

PC3 （A11）

PC2 （ A10

PC1 （A9）

PC0 （A8）

PG1(RD)

PG0(WR)

ATmega64(L)

概观

该ATmega64的是基于AVR增强型RISC结构的低功耗8位CMOS微控制器。通过执行

在一个时钟周期中功能强大的指令时， ATmega64的数据吞吐率接近每兆赫1 MIPS ，使

系统设计人员在功耗和处理速度之间。

框图

图2中。

框图

PF0 - PF7

PA0 - PA7

PC0 - PC7

VCC

GND

PORTF DRIVERS

AVCC

数据寄存器

PORTF

DATA DIR 。

REG 。 PORTF

数据寄存器

PORTA

DATA DIR 。

REG 。 PORTA

数据寄存器

PORTC

DATA DIR 。

REG 。 PORTC

8位数据总线

PORTA DRIVERS

PORTC DRIVERS

XTAL1

AREF

ADC

国内

振荡器

XTAL2

振荡器

JTAG TAP

节目

计数器

堆

指针

看门狗

定时器

CALIB 。 OSC

振荡器

片上调试

节目

FL灰

SRAM

单片机控制

时间和

控制

RESET

Boundary-

扫描

指令

一般

用途

定时器/

计数器

笔

程序设计

逻辑

指令

解码器

打断

单位

控制

线

ALU

EEPROM

状态

USART0

SPI

USART1

2线串行

接口

类似物

比较

数据寄存器

PORTE

DATA DIR 。

REG 。 PORTE

数据寄存器

PORTB

DATA DIR 。

REG 。 PORTB

数据寄存器

PORTD

DATA DIR 。

REG 。 PORTD

数据REG 。 DATA DIR 。

PORTG REG 。 PORTG

PORTE DRIVERS

PORTB DRIVERS

PORTD DRIVERS

PORTG DRIVERS

PE0 - PE7

PB0 - PB7

PD0 - PD7

PG0 - PG4

AVR内核具有丰富的指令集和32个通用工作寄存器。所有的32个寄存器是直接

连接到所述算术逻辑单元（ALU），允许两个独立的寄存器在一个单一指令访问

在一个时钟周期内执行。这种结构大大提高了代码效率，同时实现最高至10倍

比传统的CISC微控制器快。

2490LS–AVR–10/06

该ATmega64的提供了以下特点：在系统可编程64K字节

闪现着同时读 - 写功能， 2K字节的EEPROM ， 4K字节的SRAM ， 53 gen-

ERAL通用I / O口线， 32个通用工作寄存器，实时计数器（ RTC ），

4灵活的定时器/计数器具有比较模式和PWM ， 2个USART ，一个字节ori-

ented两线串行接口，一个8通道， 10位ADC具有可选差分输入

具有可编程增益级，可编程看门狗定时器具有片内振荡器，

一个SPI串行端口， IEEE标准。 1149.1标准的JTAG测试接口，也可用于

访问片上调试系统及编程，和六个软件可选

省电模式。在空闲模式时CPU停止工作，而SRAM ，

定时器/计数器， SPI端口以及中断系统继续工作。上电

掉电模式保存登记内容，但冻结振荡器，禁止其他所有

芯片功能，直到下一个中断或硬件复位。在省电模式下，异步

异步的定时器继续运行，允许用户保持一个时间基准，而

该设备的其他部分处于休眠状态。 ADC噪声抑制模式时CPU停止工作，所有

I /除了异步定时器和ADC O模块，以最大限度地减少开关噪声

ADC转换。在待机模式下，晶振/谐振振荡器运行时

该设备的其他部分处于休眠状态。这使得非常快的启动加上低功耗

消费。在扩展Standby模式下，主振荡器和asynchro-

理性定时器继续运行。

该器件采用Atmel的高密度非易失性存储器技术制造。

片内ISP Flash允许程序存储器进行在系统编程

通过SPI串行接口，通过一个常规的非易失性存储器编程，或

通过在AVR内核上运行的片上引导程序。引导程序可以使用任意

接口下载该应用程序在应用程序的Flash存储器中。软

洁具在引导Flash将继续运行，而应用Flash部分

更新，提供真正的同时读 - 写操作。通过将8位RISC CPU

与系统内可编程的Flash单片芯片上，爱特梅尔ATmega64的是

一个功能强大的单片机，它提供了高度灵活和具有成本效益的解决方案

许多嵌入式控制应用。

该ATmega64的AVR具有一整套的编程与系统开发

工具，包括： C语言编译器，宏汇编，程序调试器/软件仿真，税务局局长

扣器仿真器及评估板。

ATmega103的和

ATmega64的兼容性

该ATmega64的是一个高度复杂的微控制器，其I / O地址的数量

取代了64个I / O位置，在AVR指令集保留。为了确保向后

与ATmega103兼容，目前在ATmega103所有的I / O位置有

相同的位置中的ATmega64 。大多数额外的I / O位置添加一个扩展I / O

空间段0x60到0xFF开始（即，在ATmega103的内部RAM空间）。这些

位置可以通过LD / LDS / LDD和ST / STS / STD指令而已，不能达到

使用IN和OUT指令。内部RAM空间的迁移可能仍然是

对于ATmega103的用户的一个问题。此外，中断向量的数量增加可能

是一个问题，如果代码使用绝对地址。为了解决这些问题，一个

ATmega103兼容模式，可以通过编程熔丝位M103C选择。在

此模式中，没有一个在扩展的I / O空间的功能是在使用，所以在内部

RAM坐落在ATmega103的。此外，扩展中断向量被删除。

该ATmega64的是ATmega103的100 ％引脚兼容，可替代

ATmega103的上电流的印刷电路板。本应用笔记“更换

ATmega103的ATmega128的经“和”迁徙的ATmega64与ATmega128的之间“

描述了用户应该知道通过替换ATmega103的中

ATmega128的或ATmega64的。

ATmega64(L)

2490LS–AVR–10/06

ATmega64(L)

ATmega103兼容

模式

通过编程熔丝位M103C ，该ATmega64的将是与兼容

ATmega103的关于到RAM ， I / O管脚和中断向量，如上所述。然而

以往，在ATmega64的一些新功能在兼容模式下使用，

这些特征在下面列出：

一个USART ，而不是两个，异步模式下。只有八个最

波特率寄存器显著位可用。

一个16位定时器/计数器，两个比较寄存器，而不是两个16位

定时器/计数器有三个比较寄存器。

不支持两线串行接口。

端口G只有第二功能（不是一般的I / O端口）。

端口F只能在另外作为数字输入的模拟输入到ADC。

不支持Boot Loader的功能。

这是不是可以调整内部校准RC振荡器的频率。

外部存储器接口不能释放地址引脚用于通用I / O ，

没有配置不同的等待状态，以不同的外部存储器地址

部分。

只有EXTRF和PORF存在于MCUCSR注册。

不定时序列所需的看门狗超时变化。

只有低层次的外部中断可以在四个八个外部中断的使用

源。

端口C只能输出。

USART没有FIFO缓冲区，因此数据溢出更早到来。

用户必须在ATmega103的程序设置未使用的I / O位为0 。

引脚说明

VCC

GND

端口A （ PA7..PA0 ）

数字供电电压。

地面上。

端口A为8位双向I / O和内部上拉电阻的端口（分别选择

位）。端口A输出缓冲器具有既吸收大电流对称的驱动特性

和源能力。作为输入，端口A引脚是外部拉低时将输出

当前，如果上拉电阻器被激活。在端口A引脚处于三态时复位

状态变为活动状态，即使系统时钟没有运行。

端口A也可以用做其他不同的特殊功能的ATmega64的功能上市

在第74页。

端口B （ PB7..PB0 ）

端口B为8位双向I / O和内部上拉电阻的端口（分别选择

位）。端口B输出缓冲器具有既吸收大电流对称的驱动特性

和源能力。作为输入使用时，端口B引脚的外部拉低时将输出

当前，如果上拉电阻器被激活。端口的引脚处于三态，当复位

状态变为活动状态，即使系统时钟没有运行。

端口B也可以用做其他不同的特殊功能的ATmega64的功能上市

在第75页。

2490LS–AVR–10/06

特点

高性能，低功耗的AVR

8位微控制器

先进的RISC架构

- 130条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器+外设控制寄存器

全静态工作

- 高达16 MIPS的吞吐量，在16兆赫

- 片上2周期乘法器

非易失性程序和数据存储器

- 的系统内可编程的Flash 64K字节

耐力：10,000写/擦除周期

- 可选Boot代码区具有独立锁定位

在系统编程通过片上引导程序

真正的同时读 - 写操作

- 2K字节EEPROM

耐力：100,000写/擦除周期

- 4K字节的片内SRAM

- 高达64K字节的可选外部存储器空间

- 可以对锁定的软件安全

- SPI接口进行在系统编程

JTAG （ IEEE 1149.1标准兼容）接口

- 边界扫描功能根据JTAG标准

- 广泛的片上调试支持

- 对Flash ， EEPROM ，熔丝位和锁定位通过JTAG接口编程

外设特性

- 两个8位定时器/计数器具有独立预分频器和比较模式

- 两个扩展的16位定时器/计数器具有独立预分频器，比较功能和

捕捉模式

- 实时计数器具有独立振荡器

- 两个8位PWM通道

- 6个PWM通道，可编程解决方案，从1到16位

- 8通道， 10位ADC

8个单端通道

7个差分通道

2个差分通道具有可编程增益（ 1倍， 10倍， 200倍）

- 面向字节的两线串行接口

- 两个可编程的串行USART接口

- 主/从SPI串行接口

- 可编程看门狗定时器，带有片上振荡器

- 片上模拟比较器

单片机特性

- 上电复位和可编程欠压检测

- 内部标定RC振荡器

- 外部和内部中断源

- 六个睡眠模式：空闲模式， ADC噪声抑制，省电，掉电，待机

和扩展Standby

- 软件可选的时钟频率

- ATmega103兼容模式通过熔丝选择

- 全球拉禁用

I / O和封装

- 53可编程I / O线

- 64引脚TQFP和64 - MLF垫

工作电压

- 2.7 - 5.5V的ATMEGA64L

- 4.5 - 5.5V的ATmega64的

速度等级

- 0 - 8兆赫ATMEGA64L

- 0 - 16兆赫的ATmega64

8-bit

微控制器

有64K字节

在系统

可编程

FL灰

ATmega64

ATmega64L

初步

2490G–AVR–03/04

引脚配置

图1 。

ATmega64的引脚排列

TQFP / MLF

笔

RXD0 / （ PDI ） PE0

（ TXD0 / PDO ） PE1

（ XCK0 / AIN0 ） PE2

（ OC3A / AIN1 ） PE3

（ OC3B / INT4 ） PE4

（ OC3C / INT5 ） PE5

（ T3 / INT6 ） PE6

（ IC3 / INT7 ） PE7

（ SS ） PB0

（ SCK ） PB1

（ MOSI ） PB2

（ MISO ） PB3

（ OC0 ） PB4

（ OC1A ） PB5

（ OC1B ） PB6

放弃

包含在此数据表中的典型值是基于模拟和人物塑造

化上相同的工艺技术生产的AVR微控制器。民

和最大值将是可利用的设备，其特征在于后。

ATmega64(L)

2490G–AVR–03/04

（ OC2 / OC1C ） PB7

TOSC2/PG3

TOSC1/PG4

RESET

VCC

GND

XTAL2

XTAL1

（ SCL / INT0 ） PD0

（ SDA / INT1 ） PD1

（ RXD1 / INT2 ） PD2

（ TXD1 / INT3 ） PD3

（ IC1 ） PD4

（ XCK1 ） PD5

（T1）， PD6

（T2）的PD7

AVCC

GND

AREF

PF0 （ ADC0 ）

PF1 （ ADC1 ）

PF2 （ ADC2 ）

PF3 （ ADC3 ）

PF4 （ ADC4 / TCK ）

PF 5 （ ADC5 / TMS）

PF6 （ ADC6 / TDO ）

PF7 （ ADC7 / TDI ）

GND

VCC

PA0 （ AD0 ）

PA1 （ AD1 ）

PA2 （ AD2 ）

PA3 （ AD3 ）

PA4 （ AD4 ）

PA5 （ AD5 ）

PA6 （ AD6 ）

PA7 （ AD7 ）

PG2(ALE)

PC7 （ A15 ）

PC6 （ A14 ）

PC5 （ A13 ）

PC4 （ A12 ）

PC3 （A11）

PC2 （ A10

PC1 （A9）

PC0 （A8）

PG1(RD)

PG0(WR)

ATmega64(L)

概观

该ATmega64的是基于AVR增强型RISC结构的低功耗8位CMOS微控制器。通过执行

在一个时钟周期中功能强大的指令时， ATmega64的数据吞吐率接近每兆赫1 MIPS ，使

系统设计人员在功耗和处理速度之间。

框图

图2中。

框图

PF0 - PF7

PA0 - PA7

PC0 - PC7

VCC

GND

PORTF DRIVERS

AVCC

数据寄存器

PORTF

DATA DIR 。

REG 。 PORTF

数据寄存器

PORTA

DATA DIR 。

REG 。 PORTA

数据寄存器

PORTC

DATA DIR 。

REG 。 PORTC

8位数据总线

PORTA DRIVERS

PORTC DRIVERS

AGND

AREF

ADC

国内

振荡器

CALIB 。 OSC

XTAL1

XTAL2

振荡器

JTAG TAP

节目

计数器

堆

指针

看门狗

定时器

振荡器

片上调试

节目

FL灰

SRAM

单片机控制

时间和

控制

RESET

Boundary-

扫描

指令

一般

用途

定时器/

计数器

笔

程序设计

逻辑

指令

解码器

打断

单位

控制

线

ALU

EEPROM

状态

USART0

SPI

USART1

2线串行

接口

类似物

比较

数据寄存器

PORTE

DATA DIR 。

REG 。 PORTE

数据寄存器

PORTB

DATA DIR 。

REG 。 PORTB

数据寄存器

PORTD

DATA DIR 。

REG 。 PORTD

数据REG 。 DATA DIR 。

PORTG REG 。 PORTG

PORTE DRIVERS

PORTB DRIVERS

PORTD DRIVERS

PORTG DRIVERS

PE0 - PE7

PB0 - PB7

PD0 - PD7

PG0 - PG4

AVR内核具有丰富的指令集和32个通用工作寄存器。所有的32个寄存器是直接

连接到所述算术逻辑单元（ALU），允许两个独立的寄存器在一个单一指令访问

在一个时钟周期内执行。这种结构大大提高了代码效率，同时实现最高至10倍

比传统的CISC微控制器快。

2490G–AVR–03/04

该ATmega64的提供了以下特点：在系统可编程64K字节

闪现着同时读 - 写功能， 2K字节的EEPROM ， 4K字节的SRAM ， 53 gen-

ERAL通用I / O口线， 32个通用工作寄存器，实时计数器（ RTC ），

4灵活的定时器/计数器具有比较模式和PWM ， 2个USART ，一个字节ori-

ented两线串行接口，一个8通道， 10位ADC具有可选差分输入

具有可编程增益级，可编程看门狗定时器具有片内振荡器，

一个SPI串行端口， IEEE标准。 1149.1标准的JTAG测试接口，也可用于

访问片上调试系统及编程，和六个软件可选

省电模式。在空闲模式时CPU停止工作，而SRAM ，

定时器/计数器， SPI端口以及中断系统继续工作。上电

掉电模式保存登记内容，但冻结振荡器，禁止其他所有

芯片功能，直到下一个中断或硬件复位。在省电模式下，异步

异步的定时器继续运行，允许用户保持一个时间基准，而

该设备的其他部分处于休眠状态。 ADC噪声抑制模式时CPU停止工作，所有

I /除了异步定时器和ADC O模块，以最大限度地减少开关噪声

ADC转换。在待机模式下，晶振/谐振振荡器运行时

该设备的其他部分处于休眠状态。这使得非常快的启动加上低功耗

消费。在扩展Standby模式下，主振荡器和asynchro-

理性定时器继续运行。

该器件采用Atmel的高密度非易失性存储器技术制造。

片内ISP Flash允许程序存储器进行在系统编程

通过SPI串行接口，通过一个常规的非易失性存储器编程，或

通过在AVR内核上运行的片上引导程序。引导程序可以使用任意

接口下载该应用程序在应用程序的Flash存储器中。软

洁具在引导Flash将继续运行，而应用Flash部分

更新，提供真正的同时读 - 写操作。通过将8位RISC CPU

与系统内可编程的Flash单片芯片上，爱特梅尔ATmega64的是

一个功能强大的单片机，它提供了高度灵活和具有成本效益的解决方案

许多嵌入式控制应用。

该ATmega64的AVR具有一整套的编程与系统开发

工具，包括： C语言编译器，宏汇编，程序调试器/软件仿真，税务局局长

扣器仿真器及评估板。

ATmega103的和

ATmega64的兼容性

该ATmega64的是一个高度复杂的微控制器，其I / O地址的数量

取代了64个I / O位置，在AVR指令集保留。为了确保向后

与ATmega103兼容，目前在ATmega103所有的I / O位置有

相同的位置中的ATmega64 。大多数额外的I / O位置添加一个扩展I / O

空间段0x60到0xFF开始（即，在ATmega103的内部RAM空间）。这些

位置可以通过LD / LDS / LDD和ST / STS / STD指令而已，不能达到

使用IN和OUT指令。内部RAM空间的迁移可能仍然是

对于ATmega103的用户的一个问题。此外，中断向量的数量增加可能

是一个问题，如果代码使用绝对地址。为了解决这些问题，一个

ATmega103兼容模式，可以通过编程熔丝位M103C选择。在

此模式中，没有一个在扩展的I / O空间的功能是在使用，所以在内部

RAM坐落在ATmega103的。此外，扩展中断向量被删除。

该ATmega64的是ATmega103的100 ％引脚兼容，可替代

ATmega103的上电流的印刷电路板。本应用笔记“更换

由ATmega64的ATmega103的“描述了用户应该知道更换的

ATmega103的由ATmega64的。

ATmega64(L)

2490G–AVR–03/04

ATmega64(L)

ATmega103兼容

模式

通过编程熔丝位M103C ，该ATmega64的将是与兼容

ATmega103的关于到RAM ， I / O管脚和中断向量，如上所述。然而

以往，在ATmega64的一些新功能在兼容模式下使用，

这些特征在下面列出：

一个USART ，而不是两个，异步模式下。只有八个最

波特率寄存器显著位可用。

一个16位定时器/计数器，两个比较寄存器，而不是两个16位

定时器/计数器有三个比较寄存器。

不支持两线串行接口。

端口G只有第二功能（不是一般的I / O端口）。

端口F只能在另外作为数字输入的模拟输入到ADC。

不支持Boot Loader的功能。

这是不是可以调整内部校准RC振荡器的频率。

外部存储器接口不能释放地址引脚用于通用I / O ，

没有配置不同的等待状态，以不同的外部存储器地址

部分。

只有EXTRF和PORF存在于MCUCSR注册。

不定时序列所需的看门狗超时变化。

只有低层次的外部中断可以在四个八个外部中断的使用

源。

端口C只能输出。

USART没有FIFO缓冲区，因此数据溢出更早到来。

用户必须在ATmega103的程序设置未使用的I / O位为0 。

引脚说明

VCC

GND

端口A （ PA7..PA0 ）

数字供电电压。

地面上。

端口A为8位双向I / O和内部上拉电阻的端口（分别选择

位）。端口A输出缓冲器具有既吸收大电流对称的驱动特性

和源能力。作为输入，端口A引脚是外部拉低时将输出

当前，如果上拉电阻器被激活。在端口A引脚处于三态时复位

状态变为活动状态，即使系统时钟没有运行。

端口A也可以用做其他不同的特殊功能的ATmega64的功能上市

在第71页。

端口B （ PB7..PB0 ）

端口B为8位双向I / O和内部上拉电阻的端口（分别选择

位）。端口B输出缓冲器具有既吸收大电流对称的驱动特性

和源能力。作为输入使用时，端口B引脚的外部拉低时将输出

当前，如果上拉电阻器被激活。端口的引脚处于三态，当复位

状态变为活动状态，即使系统时钟没有运行。

端口B也可以用做其他不同的特殊功能的ATmega64的功能上市

在第72页。

2490G–AVR–03/04