ATF15xxAE家庭
实用
描述
该ATF15xxAE家庭的3.3伏电源，高性能，高密度的复杂编程
的可编程逻辑器件（CPLD ）采用Atmel的成熟电可擦除技术。凭借高达
512个宏单元，他们很容易从几个TTL ， SSI ， MSI ， LSI和经典的整合逻辑
可编程逻辑器件。该ATF15xxAE系列的增强型宏蜂窝架构，开关矩阵和路由
增加可用门数的新设计，并增加成功的引脚锁定赔率
设计修改，同时保持与行业标准的CPLD器件引脚兼容。
该ATF15xxAE系列器件有四个专用输入引脚，并根据类型
器件和封装，高达208个双向I / O引脚。每个专用输入引脚还可以作为
作为一个全球性的控制信号，时钟寄存器，寄存器复位或输出使能。这些控制的
信号可被选择用于每个单独的宏小区内使用。每个输入和I / O引脚也
服务于全球的总线。
宏单元被组织成16称为逻辑块组。在开关矩阵
每个逻辑块中选择从全局总线40的各个信号。在一个给定的宏单元
逻辑块可以在区域折返总线共享其16返送信号。级联逻辑
在逻辑块宏之间可实现快速，高效的生成复杂的逻辑功能
系统蒸发散。所有的宏单元都能够被I / O的;然而， I / O引脚的实际数量
取决于器件和封装类型。该ATF15xxAE家庭成员包含两个，四个，
8 ， 16或32这样的逻辑块，每个块能够产生和项的逻辑与的
扇入的来自具有访问多达80个乘积项的开关矩阵40的输入。
未使用的宏单元是由钳工软件自动关闭以降低功率变
消费。一个安全保险丝，当被编程时，可以保护其它保险丝的内容。两
的用户签名的字节（16位）是可访问的用户为目的，例如存储
项目名称，型号，版本或日期。用户签名是访问不管
安全熔丝的状态。
该ATF15xxAE系列器件是在系统可编程（ ISP）的设备。他们所使用的
行业标准的4针JTAG接口（ IEEE标准1149.1 ） ，并完全符合
JTAG的边界扫描描述语言（ BSDL ） 。 ISP允许器件是亲
编程不从印刷电路板中除去它。除了简化
制造流程， ISP也可以通过软件来进行该领域的设计修改。
全局总线/开关
矩阵
全局总线（图1 ）包含了所有的输入和I / O引脚信号以及埋反馈
所有宏单元的信号。每个逻辑块中的开关矩阵接收作为其输入的所有显
的NAL从全局总线。多达40个，这些信号可被选择作为输入到各个
逻辑块由钳工软件。 Atmel的ATF15xx系列CPLD器件的使用一个单一的液位开关
矩阵信号分配结构，其中，每个逻辑块的输入可以访问同一num-
BER的全局总线输入，可能的方法的数量最大化路由一个全球性的总线信号。
这种单级结构是在被别人利用分段开关矩阵结构的对比
该路由特定全局总线输入到特定的逻辑块的输入，使该信号
不可用于一些其他的逻辑块，从而大大限制了可用的机会
路线。
该ATF15xxAE家庭宏小区，如图2所示，由五个部分：乘积项
和乘积项选择多路复用器，或/异或/级联逻辑，返送总线，一个触发器和
输出缓冲器。额外的扇入和信号布线在整个设置。每个宏单元可以
生成从产品期限MUX A折返逻辑术语和额外埋反馈
路由是到了全局总线。
3
2398E–12/01
QQ：2881677436 复制
