AS7C33128PFS16A
AS7C33128PFS18A
功能说明
该AS7C33128PFS16A和AS7C33128PFS18A是高性能的CMOS 4兆位同步静态随机存取存储器（SRAM）
组织为131,072words设备× 16或18位，并纳入管道的最高频率在任何给定的技术。
时序该设备是与现有的Pentium兼容
同步缓存规格。这个体系结构适于ASIC和DSP
（ TMS320C6X ）和PowerPC
*
基于系统的计算，数据通信，仪器仪表，以及通信系统。
5.0 / 5.4 / 6.0 / 7.5 / 10 ns的时钟存取时间短的循环时间（T
CD
） 3.0 / 3.1 / 3.5 / 4.0 / 5.0纳秒启用200 ， 183 ， 166 ， 133和100 MHz的
总线频率。三芯片使能输入允许轻松扩展内存。被启动以两种方式之一突发工作：控制器
地址选通（ ADSC） ，或者处理器地址选通（ ADSP ） 。突发提前引脚（ ADV ）允许后续内部产生爆裂
地址。
读周期与ADSP （不论WE和ADSC的）使用新的外部地址读入片内地址寄存器启动。
当ADSP采样为低电平时，芯片能够被采样有效，并且输出缓冲区启用OE 。在读操作的数据
由当前地址，由CLK的上升沿，在地址寄存器中登记的访问时，被输送到数据输出寄存器和从动
在输出引脚上CLK的下一个上升沿。 ADV被忽略的时钟边沿采样ADSP断言，但被采样的所有
随后的时钟边沿。地址是在内部增加了突发的下一个访问时， ADV采样为低电平并且两个地址选通
是HIGH 。突发模式可选择与LBO输入。与LBO悬空或驱动为高电平，突发操作使用奔腾
算
序列。与LBO低电平驱动的设备使用适合于PowerPC的线性计数序列
和许多其他应用。
写周期被禁用输出缓冲器， OE和主张写命令执行。全局写使能GWE写入所有16 /
无论个人BW的状态18位[ A：B ]输入。交替地，当GWE是HIGH时，一个或多个字节可以被写入通过断言
BWE及相应的单个字节BWN信号（S ） 。
BWN被忽略的时钟边沿采样ADSP低，但被采样的所有后续时钟边沿。输出缓冲器被禁用时，
BWN采样为低电平（无论OE ） 。数据移入数据输入寄存器时BWN采样为低电平。地址递增
在内部的一个突发地址，如果BWN和ADV采样低。
读或写周期也可以与ADSC代替ADSP启动。与ADSC和ADSP启动周期之间的差异随之而来。
ADSP必须采样为高电平时， ADSC采样为低电平启动与ADSC一个周期。
WE信号进行采样的时钟沿采样ADSC低（和ADSP高） 。
主芯片选择CE0块ADSP ，但不ADSC 。
该AS7C33128PFS16A和AS7C33128PFS18A采用3.3V电源供电。 I / O的使用能够在2.5V或3.3V操作一个单独的电源。
这些器件采用100引脚14 × 20毫米TQFP封装可供选择。
* PowerPC的
是tradenark国际商业机器公司。
电容
参数
输入电容
I / O容量
符号
C
IN
C
I / O
信号的
地址和控制销
I / O引脚
测试条件
V
IN
= 0V
V
IN
= V
OUT
= 0V
最大
5
7
单位
pF
pF
写使能真值表（每字节）
GWE
L
H
H
H
KEY：
X =无关，L =低，H =高， T = True时， F =假
*有效的意图; N = A，B
WE文
=内部写信号
BWE
X
L
H
L
BWN
X
L
X
H
文
T
T
F*
F*
1/21/02; v.1.1
半导体联盟
12 P. 2
QQ：2880707522 复制
