【特点高密度，高性能，电可擦除复杂可编程逻辑器件- 32宏单元- 每个宏单元，可扩展5产品条款高达40】,IC型号ATF1502ASL-25AI44,ATF1502ASL-25AI44 PDF资料,ATF1502ASL-25AI44经销商,ic,电子元器件-51电子网

特点

高密度，高性能，电可擦除复杂可编程

逻辑器件

- 32宏单元

- 每个宏单元，可扩展5产品条款高达40宏单元

- 44引脚

- 7.5 ns最大引脚至引脚延时

- 注册操作高达125 MHz

- 增强的路由资源

在系统编程（ ISP ）通过JTAG

灵活的逻辑宏单元

- D / T锁存器配置的触发器

- 全球和个人寄存器控制信号

- 全球和个人输出使能

可编程输出摆率

- 可编程输出集电极开路选项

- 通过埋设注册一个COM输出最大逻辑利用率

先进的电源管理功能

自动10 μA待机为“L”版本

销控1毫安待机模式

可编程引脚门将输入和I / O

每个宏单元省电功能

提供商业和工业温度范围

采用44引脚PLCC和TQFP

先进的EEPROM技术

- 100％测试

- 完全可再编程

- 10,000编程/擦除周期

- 20年的数据保留

- 2000V的ESD保护

- 200毫安闭锁抗扰度

JTAG边界扫描测试IEEE标准。 1149.1-1990和1149.1a - 1993支持

符合PCI标准

安全保险丝功能

绿色（无铅/无卤化物费用/ RoHS标准）封装选项

HIGH-

性能

EEPROM的CPLD

ATF1502AS

ATF1502ASL

增强功能

改进的连接（附加的反馈路径，交替输入路由）

输出使能产品条款

D弹模式

组合输出，带内的任何宏蜂窝注册反馈

三个全局时钟引脚

在全局时钟，输入和I ITD （输入瞬态检测）电路/ O

（ “L”的版本）

从产品期限快速注册输入

可编程的“脚老板”选项

上电复位选项

上拉功能的JTAG引脚TMS和TDI

先进的电源管理功能

- 输入瞬态检测

- 掉电（ “L”版本）

- 个人宏单元电源选项

- 禁用ITD在全球时钟，输入和I / O

牧师0995K - PLD - 6月5日

44引脚TQFP

顶视图

I / O

VCC

GCLK2/OE2/I

GCLR / I

I/OE1

GCLK1/I

GND

GCLK3/I/O

I / O

I / O / TDI

I / O

GND

PD1/I/O

I / O

TMS / I / O

I / O

VCC

I / O

I / O / TDO

I / O

VCC

I / O

I / O / TCK

I / O

GND

I / O

描述

该ATF1502AS是一个高性能，高密度复杂可编程逻辑器件

（ CPLD ），利用Atmel的成熟的电可擦除技术。随着32逻辑宏单元

和高达36输入，轻松地从多个TTL ， SSI ， MSI ， LSI和经典的集成逻辑

可编程逻辑器件。该ATF1502AS的增强型路由开关矩阵增加可用门数和

成功的引脚锁定设计修改的可能性。

该ATF1502AS有多达32个双向I / O口和四个专用输入管脚，具体

在器件封装的选择的类型。每个专用引脚也可以作为一个全局控制

信号，时钟寄存器，寄存器复位或输出使能。每个这些控制信号可以是

选择用于每个单独的宏小区内使用。

ATF1502AS(L)

0995K–PLD–6/05

I / O

GND

VCC

I / O

PD2/I/O

I / O

TDI / I / O

I / O

GND

PD1/I/O

I / O

I / O / TMS

I / O

VCC

I / O

VCC

GCLK2/OE2/I

GCLR / I

OE1/I

GCLK1/I

GND

GCLK3/I/O

I / O

I / O / TDO

I / O

VCC

I / O

I / O / TCK

I / O

GND

I / O

GND

VCC

I / O

PD2/I/O

I / O

44引脚PLCC

顶视图

ATF1502AS(L)

框图

每32个宏单元中产生的埋入反馈前进到全局总线。每个输入

和I / O引脚也能服务于全球的总线。每个逻辑块中的开关矩阵，然后选择40

从全局总线的各个信号。每个宏单元也产生一个折返逻辑用语

这都到了区域公交。在ATF1502AS宏单元之间的级联逻辑可以快速，

有效地产生的复杂的逻辑功能。该ATF1502AS包含四个这样的逻辑

链，每一个都能够创建和项的逻辑与扇入多达40个乘积项的。

该ATF1502AS宏小区，在图1中示出，具有足够的灵活性来支持高度复杂的

逻辑函数以高速运转。宏蜂窝包括五个部分：产品条款

和乘积项选择多路复用器，或/异或/级联逻辑，一个触发器，输出选择和

启用和逻辑阵列输入。

未使用的乘积项是由编译器自动关闭，以减少功率变

消费。一个安全的保险丝，当编程，保护ATF1502AS的内容。两

的用户签名的字节（16位）是可访问的用户为目的，例如存储

项目名称，型号，版本或日期。用户签名是访问不管

安全熔丝的状态。

该ATF1502AS设备是在系统可编程（ ISP）的设备。它采用了行业标

准4针JTAG接口（ IEEE标准1149.1 ），并完全符合JTAG的Boundary-

扫描描述语言（ BSDL ）。 ISP允许器件不用可以拆卸进行编程

从印刷电路板荷兰国际集团的。除了简化了制造流程， ISP也

可以通过软件来进行该领域的设计修改。

0995K–PLD–6/05

图1 。

ATF1502AS宏单元

产品条款及

选择MUX

每个ATF1502AS宏单元有五个乘积项。每个产品长期接收作为其输入

同时从全局总线和区域公交的所有信号。

根据需要的乘积项选择多路复用器（ PTMUX ）分配的五个乘积项

宏蜂窝的逻辑门和控制信号。该PTMUX编程由所确定的

设计编译器，选择最佳的宏单元配置。

OR / XOR /

级联逻辑

该ATF1502AS的逻辑结构设计，以有效地支持所有类型的逻辑。在一个

单个宏小区中，所有乘积项可以被路由到或门，产生一个5输入

AND / OR和项。通过添加来自邻近宏小区的Casin酒店的，这可以是

扩展到多达40个乘积项与一些额外的延迟。

宏蜂窝的异或门可以有效的实现比较和运算功能的

系统蒸发散。一个输入到异或来自OR和项。其它异或输入可以是一个

乘积项或固定的高或低的水平。对于组合输出，固定电平输入允许

极性选择。对于已注册的功能，固定级别允许德摩根最小化

产品条款。 XOR门也被用于模拟的T和JK型触发器。

倒装佛罗里达州运

该ATF1502AS的触发器具有非常灵活的数据和控制功能。数据输入即可

来自任一异或门，从一个单独的乘积项，或直接从I / O引脚。

选择单独的乘积项允许在一个创建一个埋藏注册反馈

组合输出宏单元。（此功能会自动由钳工软执行

洁具）。除了D，T， JK和SR运行，触发器也可以被配置为一个液流 -

通过锁存器。在这种模式中，数据通过在时钟为高时被锁存

在时钟为低。

ATF1502AS(L)

0995K–PLD–6/05

ATF1502AS(L)

时钟本身可以是一个全局的CLK信号（ GCK [0： 2]）或个别的精良

UCT名词。触发器在时钟的上升沿改变状态。当GCK信号用于

作为时钟，对宏小区的乘积项可以被选择为时钟使能。当

时钟使能功能激活和使能信号（品项）为低电平时，所有的时钟边缘

忽略不计。触发器的异步复位信号（AR）可以是全局清除

（ GCLEAR ），产品期限，或始终关闭。 AR也可以是一个逻辑GCLEAR的或带的精良

UCT名词。异步预置（ AP）可以是产品的术语或始终关闭。

额外的反馈

该ATF1502AS （ L）宏单元的输出可以被选择作为注册或组合。该

额外埋反馈信号可以是组合或注册信号而不管

是否输出为组合或注册。（此增强功能是自动

由钳工软件来实现。）埋地组合输出反馈使cre-

ATION宏蜂窝小区内的第二锁存器。

输出使能多路转换器（MOE ）控制的输出使能信号。每个I / O可以indi-

vidually配置为输入，输出或双向操作。输出使能

每个宏单元可从真实或称赞被选择的两个输出使能引脚，一个

在I / O管脚，或在I / O宏单元的一个子集的子集。这种选择是自动完成

通过在I / O被配置为输入的钳工软件，所有的宏单元资源仍

可供选择，包括掩埋的反馈，扩展和级联逻辑。

全局总线包含所有的输入和I / O引脚的信号，以及从葬反馈信号

所有的32个宏单元。每个逻辑块中的开关矩阵接收作为其输入来自所有信号

全球车。在软件控制下，高达40 ，这些信号可被选择作为输入到

逻辑块。

每个宏单元也产生一个折返乘积项。这个信号输送到区域公交车

并提供给4个宏单元。折返是宏小区的一个的逆极性

产品条款。在每个区域中的4折返条件允许产生高扇入总和

术语（最多9个乘积项）用很少的额外延迟。

该ATF1502AS提供的编程选项，所有输入和I / O引脚，使脚老板税务局局长

cuits可以被利用。当任何引脚驱动为高电平或低电平，随后悬空，它

会留在以前的高或低的水平。该电路可以防止未使用的输入和I / O线

从浮到中间电压电平，这将导致不必要的功耗

和系统噪声。看守电路无需外部上拉电阻和

消除他们的直流功耗。

I / O控制

全局总线/开关

矩阵

折返巴士

可编程

脚老板

选项

输入和I / O

0995K–PLD–6/05

特点

高密度，高性能，电可擦除复杂可编程

逻辑器件

- 32宏单元

- 每个宏单元，可扩展5产品条款高达40宏单元

- 44引脚

- 7.5 ns最大引脚至引脚延时

- 注册操作高达125 MHz

- 增强的路由资源

在系统编程（ ISP ）通过JTAG

灵活的逻辑宏单元

- D / T锁存器配置的触发器

- 全球和个人寄存器控制信号

- 全球和个人输出使能

可编程输出摆率

- 可编程输出集电极开路选项

- 通过埋设注册一个COM输出最大逻辑利用率

先进的电源管理功能

自动10 μA待机为“L”版本

销控1毫安待机模式

可编程引脚门将输入和I / O

每个宏单元省电功能

提供商业和工业温度范围

采用44引脚PLCC和TQFP

先进的EEPROM技术

- 100％测试

- 完全可再编程

- 10,000编程/擦除周期

- 20年的数据保留

- 2000V的ESD保护

- 200毫安闭锁抗扰度

JTAG边界扫描测试IEEE标准。 1149.1-1990和1149.1a - 1993支持

符合PCI标准

安全保险丝功能

HIGH-

性能

EEPROM的CPLD

ATF1502AS

ATF1502ASL

增强功能

改进的连接（附加的反馈路径，交替输入路由）

输出使能产品条款

D弹模式

组合输出，带内的任何宏蜂窝注册反馈

三个全局时钟引脚

在全局时钟，输入和I ITD （输入瞬态检测）电路/ O

（ “L”的版本）

从产品期限快速注册输入

可编程的“脚老板”选项

上电复位选项

上拉功能的JTAG引脚TMS和TDI

先进的电源管理功能

- 输入瞬态检测

- 掉电（ “L”版本）

- 个人宏单元电源选项

- 禁用ITD在全球时钟，输入和I / O

牧师0995J - PLD - 9月2日

44引脚TQFP

顶视图

I / O

VCC

GCLK2/OE2/I

GCLR / I

I/OE1

GCLK1/I

GND

GCLK3/I/O

I / O

I / O / TDI

I / O

GND

PD1/I/O

I / O

TMS / I / O

I / O

VCC

I / O

I / O / TDO

I / O

VCC

I / O

I / O / TCK

I / O

GND

I / O

描述

该ATF1502AS是一个高性能，高密度复杂可编程逻辑器件

（ CPLD ），利用Atmel的成熟的电可擦除技术。随着32逻辑宏单元

和高达36输入，轻松地从多个TTL ， SSI ， MSI ， LSI和经典的集成逻辑

可编程逻辑器件。该ATF1502AS的增强型路由开关矩阵增加可用门数和

成功的引脚锁定设计修改的可能性。

该ATF1502AS有多达32个双向I / O口和四个专用输入管脚，具体

在器件封装的选择的类型。每个专用引脚也可以作为一个全局控制

信号，时钟寄存器，寄存器复位或输出使能。每个这些控制信号可以是

选择用于每个单独的宏小区内使用。

ATF1502AS(L)

0995J–PLD–09/02

I / O

GND

VCC

I / O

PD2/I/O

I / O

TDI / I / O

I / O

GND

PD1/I/O

I / O

I / O / TMS

I / O

VCC

I / O

VCC

GCLK2/OE2/I

GCLR / I

OE1/I

GCLK1/I

GND

GCLK3/I/O

I / O

I / O / TDO

I / O

VCC

I / O

I / O / TCK

I / O

GND

I / O

GND

VCC

I / O

PD2/I/O

I / O

44引脚PLCC

顶视图

ATF1502AS(L)

框图

每32个宏单元中产生的埋入反馈前进到全局总线。每个输入

和I / O引脚也能服务于全球的总线。每个逻辑块中的开关矩阵，然后选择40

从全局总线的各个信号。每个宏单元也产生一个折返逻辑用语

这都到了区域公交。在ATF1502AS宏单元之间的级联逻辑可以快速，

有效地产生的复杂的逻辑功能。该ATF1502AS包含四个这样的逻辑

链，每一个都能够创建和项的逻辑与扇入多达40个乘积项的。

该ATF1502AS宏小区，在图1中示出，具有足够的灵活性来支持高度复杂的

逻辑函数以高速运转。宏蜂窝包括五个部分：产品条款

和乘积项选择多路复用器，或/异或/级联逻辑，一个触发器，输出选择和

启用和逻辑阵列输入。

未使用的乘积项是由编译器自动关闭，以减少功率变

消费。一个安全的保险丝，当编程，保护ATF1502AS的内容。两

的用户签名的字节（16位）是可访问的用户为目的，例如存储

项目名称，型号，版本或日期。用户签名是访问不管

安全熔丝的状态。

该ATF1502AS设备是在系统可编程（ ISP）的设备。它采用了行业标

准4针JTAG接口（ IEEE标准1149.1 ），并完全符合JTAG的Boundary-

扫描描述语言（ BSDL ）。 ISP允许器件不用可以拆卸进行编程

从印刷电路板荷兰国际集团的。除了简化了制造流程， ISP也

可以通过软件来进行该领域的设计修改。

0995J–PLD–09/02

图1 。

ATF1502AS宏单元

产品条款及

选择MUX

每个ATF1502AS宏单元有五个乘积项。每个产品长期接收作为其输入

同时从全局总线和区域公交的所有信号。

根据需要的乘积项选择多路复用器（ PTMUX ）分配的五个乘积项

宏蜂窝的逻辑门和控制信号。该PTMUX编程由所确定的

设计编译器，选择最佳的宏单元配置。

OR / XOR /

级联逻辑

该ATF1502AS的逻辑结构设计，以有效地支持所有类型的逻辑。在一个

单个宏小区中，所有乘积项可以被路由到或门，产生一个5输入

AND / OR和项。通过添加来自邻近宏小区的Casin酒店的，这可以是

扩展到多达40个乘积项与一些额外的延迟。

宏蜂窝的异或门可以有效的实现比较和运算功能的

系统蒸发散。一个输入到异或来自OR和项。其它异或输入可以是一个

乘积项或固定的高或低的水平。对于组合输出，固定电平输入允许

极性选择。对于已注册的功能，固定级别允许德摩根最小化

产品条款。 XOR门也被用于模拟的T和JK型触发器。

倒装佛罗里达州运

该ATF1502AS的触发器具有非常灵活的数据和控制功能。数据输入即可

来自任一异或门，从一个单独的乘积项，或直接从I / O引脚。

选择单独的乘积项允许在一个创建一个埋藏注册反馈

组合输出宏单元。（此功能会自动由钳工软执行

洁具）。除了D，T， JK和SR运行，触发器也可以被配置为一个液流 -

通过锁存器。在这种模式中，数据通过在时钟为高时被锁存

在时钟为低。

ATF1502AS(L)

0995J–PLD–09/02

ATF1502AS(L)

时钟本身可以是一个全局的CLK信号（ GCK [0： 2]）或个别的精良

UCT名词。触发器在时钟的上升沿改变状态。当GCK信号用于

作为时钟，对宏小区的乘积项可以被选择为时钟使能。当

时钟使能功能激活和使能信号（品项）为低电平时，所有的时钟边缘

忽略不计。触发器的异步复位信号（AR）可以是全局清除

（ GCLEAR ），产品期限，或始终关闭。 AR也可以是一个逻辑GCLEAR的或带的精良

UCT名词。异步预置（ AP）可以是产品的术语或始终关闭。

额外的反馈

该ATF1502AS （ L）宏单元的输出可以被选择作为注册或组合。该

额外埋反馈信号可以是组合或注册信号而不管

是否输出为组合或注册。（此增强功能是自动

由钳工软件来实现。）埋地组合输出反馈使cre-

ATION宏蜂窝小区内的第二锁存器。

输出使能多路转换器（MOE ）控制的输出使能信号。每个I / O可以indi-

vidually配置为输入，输出或双向操作。输出使能

每个宏单元可从真实或称赞被选择的两个输出使能引脚，一个

在I / O管脚，或在I / O宏单元的一个子集的子集。这种选择是自动完成

通过在I / O被配置为输入的钳工软件，所有的宏单元资源仍

可供选择，包括掩埋的反馈，扩展和级联逻辑。

全局总线包含所有的输入和I / O引脚的信号，以及从葬反馈信号

所有的32个宏单元。每个逻辑块中的开关矩阵接收作为其输入来自所有信号

全球车。在软件控制下，高达40 ，这些信号可被选择作为输入到

逻辑块。

每个宏单元也产生一个折返乘积项。这个信号输送到区域公交车

并提供给4个宏单元。折返是宏小区的一个的逆极性

产品条款。在每个区域中的4折返条件允许产生高扇入总和

术语（最多9个乘积项）用很少的额外延迟。

该ATF1502AS提供的编程选项，所有输入和I / O引脚，使脚老板税务局局长

cuits可以被利用。当任何引脚驱动为高电平或低电平，随后悬空，它

会留在以前的高或低的水平。该电路可以防止未使用的输入和I / O线

从浮到中间电压电平，这将导致不必要的功耗

和系统噪声。看守电路无需外部上拉电阻和

消除他们的直流功耗。

I / O控制

全局总线/开关

矩阵

折返巴士

可编程

脚老板

选项

输入和I / O

0995J–PLD–09/02

特点

高密度，高性能的电可擦除复杂可编程逻辑

设备

- 32宏单元

- 每个宏单元，可扩展5产品条款高达40宏单元

- 44针

- 7.5 ns最大引脚至引脚延时

- 注册操作高达125 MHz

- 增强的路由资源

在系统编程（ ISP ）通过JTAG

灵活的逻辑宏单元

- D / T /锁存器配置的触发器

- 全球和个人寄存器控制信号

- 全球和个人输出使能

可编程输出摆率

- 可编程输出集电极开路选项

- 通过埋设注册一个COM输出最大逻辑利用率

先进的电源管理功能

- 自动3毫安待命的“L”版本

- 品控4毫安待机模式（典型值）

- 可编程引脚门将输入和I / O

- 每个宏单元省电功能

提供商业和工业温度范围

可提供44引脚PLCC ; TQFP;和PQFP

先进的EEPROM技术

- 100％测试

- 完全可再编程

- 100编程/擦除周期

- 20年的数据保存

- 2000V的ESD保护

- 200毫安闭锁抗扰度

JTAG边界扫描测试IEEE标准。 1149.1-1990和1149.1a - 1993支持

符合PCI标准

3.3或5.0V的I / O引脚

安全保险丝功能

高

性能

PROM CPLD

ATF1502AS

初步

增强功能

改进的连接（附加的反馈路径，交替输入路由）

输出使能产品条款

- 锁存模式

组合输出，带内的任何宏蜂窝注册反馈

三个全局时钟引脚

在全局时钟，输入和I ITD （输入瞬态检测）电路/ O

从产品期限快速注册输入

可编程的“脚老板”选项

上电复位选项

上拉功能的JTAG引脚TMS和TDI

先进的电源管理功能

- 边缘控制关机“ L”

- 个人宏单元电源选项

- 禁用ITD在全球时钟，输入和I / O

修订版0995A -04 / 98

44引脚TQFP / PQFP

顶视图

I / O

I/O/PD1

VCC/PD2

I/OE2/GCK2

GCLR / I

I/OE1

GCK1/I

GND

GCK3

I / O

44引脚PLCC

顶视图

I / O

I/O/PD1

VCC/PD2

GCK2/OE2/I

GCLR / I

OE1/I

GCK1/I

GND

I/O/GCLK3

I / O

I / O / TDO

I / O

VCC

I / O

I / O / TCK

I / O

GND

I / O

I / O / TDI

I / O

GND

PD1/I/O

I / O

TMS / I / O

I / O

VCC

I / O

描述

该ATF1502AS是一款高性能，高密度的COM

复杂可编程逻辑器件（CPLD ），它利用

Atmel的成熟的电可擦除技术。随着32

逻辑宏单元和多达36个输入端，可轻松集成

逻辑从几个TTL ， SSI ， MSI ， LSI和经典的可编程逻辑器件。

该ATF1502AS的增强型路由交换矩阵

增加可用门数和管脚成功的几率

锁定设计修改。

该ATF1502AS有多达32个双向I / O引脚和4

专用输入管脚，具体取决于设备的类型封装

时代选择。每个专用引脚也可以用作格洛

BAL控制信号;时钟寄存器，寄存器复位或输出

启用。每个这些控制信号可被选择为

单独使用每个宏小区内。

框图

每32个宏单元的生成埋反馈，

都到了全局总线。每个输入和I / O引脚也

服务于全球的总线。在每个逻辑开关矩阵

块，然后选择来自全局总线40的各个信号。

ATF1502AS

I / O

GND

VCC

I / O

PD2/I/O

I / O

GND

VCC

I / O

TDI / I / O

I / O

GND

PD1/I/O

I / O

I / O / TMS

I / O

VCC

I / O

I / O / TDO

I / O

VCC

I / O

I / O / TCK

I / O

GND

I / O

ATF1502AS

每个宏单元也产生一个折返的逻辑来看，这

去一个地方总线。宏单元之间的逻辑级联

在ATF1502AS可以快速，高效地生成的COM的

复杂的逻辑功能。该ATF1502AS包含四个这样的

逻辑链，每一个都能够创建和项的逻辑与的

风扇中的多达40个乘积项。

在图1所示的ATF1502AS宏单元，是柔性的

足以支持高度复杂的逻辑功能的操作

在高速。宏蜂窝包括五个部分：

产品条款和产品期限选择多路转换器;

OR / XOR / CASCADE逻辑;一个触发器;输出选择和

启用;与逻辑阵列输入。

未使用的乘积项被自动禁用

编译器，以减少耗电量。一个安全的保险丝，

图1 。

ATF1502AS宏单元

编程时，保护的内容

ATF1502AS 。对用户签名两个字节（ 16位）的

访问为目的，例如存储项目的用户

名称，零件号，修订或日期。用户签名是

访问无论安全保险丝的状态。

该ATF1502AS设备是在系统可编程

商（ISP）的设备。它采用了业界标准的4针JTAG

接口（ IEEE标准1149.1 ），并完全符合

JTAG的边界扫描描述语言（ BSDL ）。 ISP

允许将不除去它编程的设备

从印刷电路板。除了简化

制造流程， ISP还允许设计修改

可以通过软件制作中的字段。

产品条款及选择MUX

每个ATF1502AS宏单元有五个乘积项。每

乘积项接收作为其输入来自两个的所有信号

全局总线和区域总线。

该产品期限选择多路转换器（ PTMUX ）的分配

5个乘积项根据需要宏蜂窝逻辑门

和控制信号。该PTMUX编程是阻止 -

由设计编译器，选择最佳开采

宏单元配置。

OR / XOR / CASCADE逻辑

该ATF1502AS的逻辑结构被设计成有效地

支持所有类型的逻辑。在单个宏小区中，所有的

乘积项可以被路由到或门，产生5-

输入和/或和项。由于增加了Casin酒店的

从邻近宏小区，这可扩展到如

多达40个乘积项与一个非常小的额外

延时。

宏蜂窝的异或门可以有效的实现

的比较和运算功能。一个输入到异或

来自OR和项。其他XOR输入可以是

一个乘积项或固定的高或低的水平。对于combinato-

里亚尔输出，固定电平输入允许极性选择。

对于已注册的功能，固定级别允许德摩根

最小化的乘积项。 XOR门也被用于

模拟T型和JK型触发器。

拖鞋

该ATF1502AS的触发器具有非常灵活的数据和反对

控制功能。数据输入可以来自异或

栅极，由一个单独的乘积项或直接从I / O的

引脚。选择单独的乘积项允许创建

在一个组合输出埋登记反馈

宏单元。（此功能自动实现

钳工软件）。除了D，T， JK和SR操

化时，触发器也可以被配置为流过

锁存器。在这种模式中，数据通过在时钟是

高和在时钟为低电平进行锁存。

时钟本身可以是全局的CLK信号中的一个

GCK [0： 2]或单个乘积项。触发器

在时钟的上升沿改变状态。当GCK

信号被用来作为时钟，宏蜂窝产物之一

术语可以被选择为时钟使能。当该时钟

使能功能激活和使能信号（产品

项）为低电平时，所有时钟边缘被忽略。触发器的

异步复位信号（ AR），可以是全局

清除（ GCLEAR ），产品期限，或始终关闭。 AR可以

也有一个逻辑GCLEAR的或带有乘积项。该

异步预置（ AP）可以是一个乘积项或总是

关。

输出选择和启用

该ATF1502AS宏单元的输出可以被选择作为稳压

istered或组合。掩埋反馈信号可以是

无论任何组合或注册信号

是否输出为组合或注册。

输出使能多路转换器（MOE）控制输出

使能信号。任何缓冲可以永久启用

简单的输出操作。缓冲剂也可以是永久

禁用，允许使用的引脚作为输入。在这种组态

配给所有的宏单元资源仍然可用， includ-

荷兰国际集团埋的反馈，扩展和级联逻辑。

输出使能针对每个宏单元可被选作

无论是两个专用的OE输入引脚为I / O针连接

想通作为输入，或作为一个单独的乘积项。

全局总线/开关矩阵

全局总线包含所有的输入和I / O引脚的信号，以及

从所有32个宏单元的埋反馈信号。该

在各逻辑块的开关矩阵接收作为其输入的所有

从全局总线的信号。在软件控制下，可达

40 ，这些信号可被选择作为输入的逻辑

块。

折返巴士

每个宏单元也产生一个折返乘积项。

这个信号输送到区域总线，并提供给4

宏单元。折返是中的一个的逆极性

宏单元的乘积项。每年4折返条款

区域允许产生的高扇入求和项（最多9个

产品条款）用一小笔额外的延迟。

该电路可以防止未使用的输入和I / O线

浮到中间电压电平，这导致避孕

埃森功耗和系统噪声。门将

电路无需外部上拉电阻和

消除他们的直流功耗。

输入图

I / O图

速度/电源管理

该ATF1502AS有几个内置的速度和力量

管理功能。该ATF1502AS包含电路

自动使器件进入低功耗待机动

通过模式的时候没有逻辑转换正在发生。这不

不仅降低了电力消耗在非活动期间，

而且还提供了成比例的功率节省的大多数

在系统中运行的应用程序的速度低于50兆赫。这

特征可被选择作为设计选项。

为了进一步降低功耗，每个ATF1502AS宏单元都有

降低的功率位功能。此功能允许个人

宏单元被配置为最大限度地降低功耗。

这个特性可以被选择作为设计选项。

该ATF1502ASs也有一个可选的掉电模式。

在这种模式下，电流下降到低于10毫安。当

选择关机选项，要么PD1和PD2引脚（或

两者）可用于关断的部分。掉电

可编程引脚门将选

输入和I / O

该ATF1502AS提供编程所有输入的选项

和I / O引脚，使得销保持电路可以被利用。

当任何引脚驱动为高电平或低电平，随后

悬空，它会留在那以前的高或低的水平。

ATF1502AS

ATF1502AS

被选中的设计源文件中的选项。当启用时，

该器件进入掉电时，无论PD1和PD2

高。在掉电模式下，所有的内部逻辑信号

被锁存并保持，因为任何启用的输出。

所有的引脚转换被忽略，直到PD引脚被拉

低。当断特性电源开启时， PD1或

PD2引脚不能用作逻辑输入或输出。然而

以往，销的宏小区可能仍然被用于产生bur-

IED折返和级联逻辑信号。

所有掉电AC特征参数的COM

puted从外部输入或I / O引脚，同时降低功耗

位打开。在省电模式下宏

（减少功率位接通）时，减小的功率加法器，

TRPA ，必须添加到AC参数，其中包括

数据路径吨

LAD

, t

LAC

, t

ACL

, t

ACH

和T

SEXP

该ATF1502AS宏单元也有一个选项，从而使

功率可以减小对每个宏单元的基础。通过

启用此关机选项，宏不在

在应用程序中使用，可以推掉从而reduc-

荷兰国际集团的设备的整体功耗。

每路输出还具有单独的摆率控制。这可能

可用于降低系统噪声通过减缓输出

不需要以最高速度运行。输出

默认缓慢切换，并可以被指定为快

开关在设计文件中。

1. V

崛起必须是单调的，

2.复位时，所有的输入和反馈设置后

时间必须驱动时钟之前，必须满足引脚

高，并且

3.时钟必须在t保持稳定

安全保险丝用途

单保险丝以防止未经授权的复制

的ATF1502AS保险模式。一旦编程，熔丝

验证被禁止。但是， 16位用户签名

仍然可以访问。

程序设计

ATF1502AS器件是在系统可编程（ ISP ）

采用4引脚的JTAG协议的设备。此功能

消除了包裹处理通常需要计划

并有利于快速的设计迭代和现场的变化。

爱特梅尔提供ISP的硬件和软件，让亲

编程通过PC对ATF1502AS的。 ISP进行

通过使用下载电缆，或类似的电路板

测试仪或一个简单的微处理器接口。

当使用ISP硬件或S / W的编程

ATF1502AS设备，四个I / 0引脚必须预留

JTAG接口。然而，逻辑功能的宏

与这些I / O引脚相关联的仍然可用的

设计用于焚烧的逻辑功能。

为了方便ISP编程的自动测试

设备（ATE）的供应商。串行矢量格式（ SVF ）文件

可以通过Atmel公司提供的软件实用程序来创建。

ATF1502AS器件也可以使用标编程

准第三方程序员。与第三方程序员

在JTAG的ISP端口可以被禁用，从而允许4额外

用于逻辑tional I / O引脚。

请联系您当地的代表爱特梅尔Atmel公司或PLD

应用程序的详细信息。

设计软件支持

ATF1502AS的设计是由多个第三方支持

工具。自动化装配工让逻辑综合运用多种

高层次的描述语言和格式。

上电复位

该ATF1502AS具有两种不同上电复位选项

当设备处于上电耳鼻喉科电压跳变平

下来。内的钳工或转换过程中，如果

“电源复位”选项打开“打开”（这是默认设置

选项），在上电或断电跳闸水平是

2.8V 。用户可以更改“的”此默认选项

“关” （内钳工，或将它指定为在转换开关

锡永）。当做到这一点，在电压触发电平

掉电变化从2.8V到0.7V 。这是为了确保一

强大的操作环境。

在ATF1502AS的寄存器被设计为复位能很好地协同

荷兰国际集团电。在从V稍微延迟一点

路口

VRST ，所有的寄存器将被重置为低状态。输出

状态将取决于缓冲器的极性。

此功能对于状态机初始化的关键。然而

以往，由于复位的异步特性和

如何V的不确定性

实际上发源于该系统中，跟着

以下条件是必需的：

ISP编程保护

该ATF1502AS有一个特殊的功能，它锁定

设备，并防止输入和I / O从驱动，如果

编程过程中因任何原因而中断。该

在这样的条件输入和I / O默认为高阻态

化。此外，该销保持选项保留previ-

输入的一状态和编程过程中的I / 0 PMS 。

所有ATF1502AS设备刚出厂的擦除

状态，从而使他们准备使用的ISP 。

注意：

欲了解更多信息，请参阅“设计为在-系

TEM可编程性与爱特梅尔CPLD的“应用程序

注。