【特点单片现场可编程系统级集成电路（ FPSLIC)- AT40K基于SRAM的FPGA与嵌入式高性能】,IC型号AT94K10AL-25AJC,AT94K10AL-25AJC PDF资料,AT94K10AL-25AJC经销商,ic,电子元器件-51电子网

特点

单片现场可编程系统级集成电路（ FPSLIC

)

- AT40K基于SRAM的FPGA与嵌入式高性能RISC AVR

核心，

大量的数据和指令SRAM和JTAG ICE

500040000专利的基于SRAM的FPGA AT40K与FreeRAM之门

- 2 - 18.4 Kb的分布式单/双端口FPGA用户SRAM

- 高性能DSP优化的FPGA核心单元

- 动态可重配置在系统 - FPGA配置接入服务

片上的AVR微控制器核来支持高速缓存逻辑

设计

- 非常低的静态功耗和动态功耗 - 非常适用于便携式和

手持式应用

专利AVR增强型RISC结构

- 120+条指令 - 绝大多数为单时钟周期执行

- 高性能的硬件乘法器的基于DSP的系统

- 走近每MHz性能1 MIPS

- C代码优化的架构与32个8位通用内部寄存器

- 低功耗空闲模式，省电模式和掉电模式

- 100 μA待机和每MHz有源典型的2-3毫安

高达36 KB的动态分配的指令和数据的SRAM

- 最多16个字节× 16内部15 ns的指令SRAM

- 最多16个字节×8的内部15 ns数据SRAM

JTAG （ IEEE 1149.1标准兼容）接口

- 广泛的片上调试支持

- 有限的边界扫描功能根据JTAG标准（ AVR端口）

AVR固定外设

- 工业标准2线串行接口

- 两个可编程串行UART接口

- 两个8位定时器/计数器具有独立预分频器和PWM

- 1个16位定时器/计数器具有独立预分频器，比较，捕获

模式和双8，9或10位PWM

支持FPGA的自定义外设

- AVR外设控制 - 16解码AVR地址线可以直接访问

以FPGA

- 自定义外设的FPGA宏库

16 FPGA提供内部中断，以AVR

多达四个外部中断，以AVR

8全球FPGA时钟

- 两个FPGA时钟从AVR逻辑驱动

- FPGA全局时钟由FPGA内核访问可用

多个振荡器电路

- 可编程看门狗定时器，带有片上振荡器

- 振荡器以AVR内部时钟电路

- 可通过软件选择时钟频率

- 振荡器定时器/计数器实时时钟

: 3.0V - 3.6V

3.3V 33 MHz的PCI兼容的FPGA I / O

- 20毫安吸入/源出高性能的I / O结构

- 所有FPGA I / O可单独编程

高性能，低功耗0.35μ CMOS五层金属工艺

国家的最先进的集成的基于PC的软件套件包括协同验证

5V I / O容错

5K - 40K盖茨

AT40K的FPGA

具有8位

微控制器，

高达36K字节

SRAM和

片上

JTAG ICE

AT94K系列

场

可编程

系统级

集成

电路

牧师1138F - FPSLI - 6月2日

描述

在表1所示的AT94K系列FPSLIC家族是流行的Atmel公司的组合

AT40K系列SRAM的FPGA和高性能的爱特梅尔AVR 8位RISC微控制器

与标准外设。广泛的数据和指令的SRAM以及设备控制和

管理逻辑包括该单芯片器件，制造Atmel的0.35μ上五

层金属CMOS工艺。

该AT40K FPGA内核是一个完全3.3V PCI兼容的，基于SRAM的FPGA采用分布式

10 ns的可编程同步/异步，双端口/单端口SRAM ，8个全局时钟，

缓存逻辑能力（部分或全部可重构而不丢失数据）和500040000

可用门。

表1中。

该AT94K系列特点

设备

FPGA门

FPGA核心单元

SRAM的FPGA位

FPGA寄存器（总）

最大的FPGA用户I / O

AVR可编程I / O线

程序SRAM

数据SRAM

硬件乘法器（ 8位）

2线串行接口

个UART

看门狗定时器

定时器/计数器

实时时钟

JTAG ICE

典型的AVR

吞吐量

操作

电压

(2)

@ 25兆赫

@ 40MHz的

AT94K05AL/AX

256

2048

436

4字节 - 16千字节

是的

(1)

19 MIPS

30 MIPS

3.0 - 3.6V

(2)

1.6 - 2.0V

(2)

AT94K10AL/AX

10K

576

4096

846

144

20千字节 - 32千字节

4 Kbytes- 16字节

是的

(1)

19 MIPS

30 MIPS

3.0 - 3.6V

(2)

1.6 - 2.0V

(2)

AT94K40AL/AX

40K

2304

18432

2862

288

20千字节 - 32千字节

4字节 - 16千字节

是的

(1)

19 MIPS

30 MIPS

3.0 - 3.6V

(2)

1.6 - 2.0V

(2)

注意事项：

1. FPSLIC份具有JTAG ICE的载体可以由字母“J”的设备日期之后被识别

码，如4201 （不支持ICE ）和4201J （与ICE支持），参见图1 。

PCB设计过程中2 FPSLIC设备应进行布局，以支持分裂电源。

请参阅AT94KAL / AX和“设计分割电源支持在

AT94SAL / AX设备“应用笔记，可在爱特梅尔网站

http://www.atmel.com/atmel/acrobat/doc2308.pdf 。

AT94K系列FPSLIC

牧师1138F - FPSLI - 6月2日

AT94K系列FPSLIC

图1 。

FPSLIC设备日期代码与JTAG ICE支持

AT94K40AL-25DQC

0H1230

4201J

日期代码

"J"表示JTAG ICE支持

该AT94K系列架构显示在图2 。

图2中。

AT94K系列架构

可编程I / O

5 - 40K门的FPGA

多达16个

ADDR解码器

高达16K ×16

节目

SRAM存储器

多达16个中断线路

4线中断

2线串行

单位

I / O

同

乘

两个8位

定时器/计数器

JTAG ICE

最多

16K ×8

数据

SRAM

16 PROG 。 I / O

线

I / O

牧师1138F - FPSLI - 6月2日

内嵌AVR内核的数据吞吐率每MHz 1 MIPS执行

在单时钟周期指令功能强大，并允许系统设计人员优化电源

消费与处理速度。 AVR内核是基于增强型RISC架构设计师用手工

tecture ，结合了丰富的指令集和32个通用工作寄存器。所有32

寄存器直接连接到算术逻辑单元（ALU），允许两个独立的

寄存器中在一个时钟周期中执行一个指令来访问。由此产生的

架构是更多的代码效率的同时实现最高至10倍，比CON-快

常规CISC微控制器在相同的时钟频率。 AVR的执行出来的导通

片内SRAM 。无论是FPGA配置SRAM和AVR指令代码SRAM可

在系统上电时自动加载采用Atmel公司的在系统可编程（ ISP ） AT17

系列EEPROM配置存储器。

FPSLIC设计工具，系统设计先进设备，最先进的

，开发了结合

在FPSLIC架构，以帮助通过集成微控制器降低整体时间将产品推向市场

开发和调试， FPGA开发和布局布线，以及完整的系统

协同验证在一个易于使用的软件工具。

AT94K系列FPSLIC

牧师1138F - FPSLI - 6月2日

AT94K系列FPSLIC

FPGA核心

该AT40K芯可用于高性能设计，通过实施各种的COM的

普特密集型运算功能。这些包括自适应有限脉冲响应（FIR ）

滤波器，快速傅里叶变换（ FFT），卷积器，内插器，和离散余弦变换

（ DCT）的所需要的视频压缩和解压缩，加密，卷积

和其它多媒体应用。

快速，灵活，

高效SRAM

该AT40K内核提供了获得专利的分布式10ns的SRAM能力，其中RAM可

使用又不失逻辑资源。多个独立的，同步或异步的，

双端口或单端口RAM功能（先进先出，便笺等）可以通过使用被创建Atmel的

宏生成工具。

该AT40K核心专利8片面的核心单元，直接水平，垂直和对角线小区

到小区的连接实现了超高速阵列乘法器，无需使用任何总线连接的资源。

该AT40K核心的缓存逻辑能力使得大量的设计系数和

变量，以在一个非常小的量的硅来实现，从而实现在巨大的改进

系统的运行速度。

该AT40K FPGA内核能够实现缓存逻辑（动态全部/部分逻辑

重新配置，而不丢失数据，上的即时）用于构建自适应逻辑和系统。如

新逻辑功能是必需的，它们可以被加载到高速缓存中的逻辑不失

数据已经存在或破坏芯片的其余部分的操作;更换或补体

荷兰国际集团的有效逻辑。该AT40K FPGA内核可以作为内部的可重构资源

FPSLIC环境。

该AT40K能够实现用户定义，自动生成，宏;速度

和功能上都不受目标设备的宏取向或密度。这

能够最快，最可预测的和高效的FPGA设计方法和最小化

通过重用已经证明的功能设计风险。自动组件发电机工作

无缝地与行业标准的原理图和综合工具来创建快速，高效

设计。

该专利的AT40K架构采用小而强大的细胞具有对称电网CON-

可连接到柔性总线连接的网络。独立控制的时钟和复位管理每

四个单元格的列。该FPSLIC设备由可编程I / O的三面包围。

核心可用门数从5000至40000门和436至2,864寄存器。针

位置是整个家庭FPSLIC在同一容易设计一致的迁移

封装尺寸。

Atmel的AT40K FPGA内核架构的开发是为了提供per-最高水平

formance ，功能密度和设计的灵活性。单元中的FPGA的核心阵列中是小的，

效率，并且可以实现任何对的（同一）的三个输入或任何布尔函数

四个单输入布尔函数。细胞的体积小导致阵列大量

的细胞。一个简单，高速总线连接的网络提供了快速，高效的沟通过

中长的距离。

快速，高效的

Array和Vector

乘

缓存逻辑

设计

自动

部件

发电机

对称

ARRAY

在Atmel的FPSLIC架构的心脏是相同的细胞具有对称排列。该

阵列是连续从一个边缘到另一个时，除了总线中继器间隔开，每四个

细胞，参见图3。在每个中继器的行的交叉点和列是一个32 ×4的RAM块

到达相邻的巴士。该RAM可被配置为单端口或双

端口RAM ，以同步或异步操作。

牧师1138F - FPSLI - 6月2日

特点

单片现场可编程系统级集成电路（ FPSLIC

)

- AT40K基于SRAM的FPGA与嵌入式高性能RISC AVR

核心，

大量的数据和指令SRAM和JTAG ICE

500040000专利的基于SRAM的FPGA AT40K与FreeRAM之门

- 2 - 18.4 Kb的分布式单/双端口FPGA用户SRAM

- 高性能DSP优化的FPGA核心单元

- 动态可重配置在系统 - FPGA配置接入服务

片上的AVR微控制器核来支持高速缓存逻辑

设计

- 非常低的静态功耗和动态功耗 - 非常适用于便携式和

手持式应用

专利AVR增强型RISC结构

- 120+条指令 - 绝大多数为单时钟周期执行

- 高性能的硬件乘法器的基于DSP的系统

- 走近每MHz性能1 MIPS

- C代码优化的架构与32个8位通用内部寄存器

- 低功耗空闲模式，省电模式和掉电模式

- 100 μA待机和每MHz有源典型的2-3毫安

高达36 KB的动态分配的指令和数据的SRAM

- 最多16个字节× 16内部15 ns的指令SRAM

- 最多16个字节×8的内部15 ns数据SRAM

JTAG （ IEEE 1149.1标准兼容）接口

- 广泛的片上调试支持

- 有限的边界扫描功能根据JTAG标准（ AVR端口）

AVR固定外设

- 工业标准2线串行接口

- 两个可编程串行UART接口

- 两个8位定时器/计数器具有独立预分频器和PWM

- 1个16位定时器/计数器具有独立预分频器，比较，捕获

模式和双8，9或10位PWM

支持FPGA的自定义外设

- AVR外设控制 - 16解码AVR地址线可以直接访问

以FPGA

- 自定义外设的FPGA宏库

16 FPGA提供内部中断，以AVR

多达四个外部中断，以AVR

8全球FPGA时钟

- 两个FPGA时钟从AVR逻辑驱动

- FPGA全局时钟由FPGA内核访问可用

多个振荡器电路

- 可编程看门狗定时器，带有片上振荡器

- 振荡器以AVR内部时钟电路

- 可通过软件选择时钟频率

- 振荡器定时器/计数器实时时钟

: 3.0V - 3.6V

3.3V 33 MHz的PCI兼容的FPGA I / O

- 20毫安吸入/源出高性能的I / O结构

- 所有FPGA I / O可单独编程

高性能，低功耗0.35μ CMOS五层金属工艺

国家的最先进的集成的基于PC的软件套件包括协同验证

5V I / O容错

5K - 40K盖茨

AT40K的FPGA

具有8位

微控制器，

高达36K字节

SRAM和

片上

JTAG ICE

AT94K系列

场

可编程

系统级

集成

电路

牧师1138F - FPSLI - 6月2日

描述

在表1所示的AT94K系列FPSLIC家族是流行的Atmel公司的组合

AT40K系列SRAM的FPGA和高性能的爱特梅尔AVR 8位RISC微控制器

与标准外设。广泛的数据和指令的SRAM以及设备控制和

管理逻辑包括该单芯片器件，制造Atmel的0.35μ上五

层金属CMOS工艺。

该AT40K FPGA内核是一个完全3.3V PCI兼容的，基于SRAM的FPGA采用分布式

10 ns的可编程同步/异步，双端口/单端口SRAM ，8个全局时钟，

缓存逻辑能力（部分或全部可重构而不丢失数据）和500040000

可用门。

表1中。

该AT94K系列特点

设备

FPGA门

FPGA核心单元

SRAM的FPGA位

FPGA寄存器（总）

最大的FPGA用户I / O

AVR可编程I / O线

程序SRAM

数据SRAM

硬件乘法器（ 8位）

2线串行接口

个UART

看门狗定时器

定时器/计数器

实时时钟

JTAG ICE

典型的AVR

吞吐量

操作

电压

(2)

@ 25兆赫

@ 40MHz的

AT94K05AL/AX

256

2048

436

4字节 - 16千字节

是的

(1)

19 MIPS

30 MIPS

3.0 - 3.6V

(2)

1.6 - 2.0V

(2)

AT94K10AL/AX

10K

576

4096

846

144

20千字节 - 32千字节

4 Kbytes- 16字节

是的

(1)

19 MIPS

30 MIPS

3.0 - 3.6V

(2)

1.6 - 2.0V

(2)

AT94K40AL/AX

40K

2304

18432

2862

288

20千字节 - 32千字节

4字节 - 16千字节

是的

(1)

19 MIPS

30 MIPS

3.0 - 3.6V

(2)

1.6 - 2.0V

(2)

注意事项：

1. FPSLIC份具有JTAG ICE的载体可以由字母“J”的设备日期之后被识别

码，如4201 （不支持ICE ）和4201J （与ICE支持），参见图1 。

PCB设计过程中2 FPSLIC设备应进行布局，以支持分裂电源。

请参阅AT94KAL / AX和“设计分割电源支持在

AT94SAL / AX设备“应用笔记，可在爱特梅尔网站

http://www.atmel.com/atmel/acrobat/doc2308.pdf 。

AT94K系列FPSLIC

牧师1138F - FPSLI - 6月2日

AT94K系列FPSLIC

图1 。

FPSLIC设备日期代码与JTAG ICE支持

AT94K40AL-25DQC

0H1230

4201J

日期代码

"J"表示JTAG ICE支持

该AT94K系列架构显示在图2 。

图2中。

AT94K系列架构

可编程I / O

5 - 40K门的FPGA

多达16个

ADDR解码器

高达16K ×16

节目

SRAM存储器

多达16个中断线路

4线中断

2线串行

单位

I / O

同

乘

两个8位

定时器/计数器

JTAG ICE

最多

16K ×8

数据

SRAM

16 PROG 。 I / O

线

I / O

牧师1138F - FPSLI - 6月2日

内嵌AVR内核的数据吞吐率每MHz 1 MIPS执行

在单时钟周期指令功能强大，并允许系统设计人员优化电源

消费与处理速度。 AVR内核是基于增强型RISC架构设计师用手工

tecture ，结合了丰富的指令集和32个通用工作寄存器。所有32

寄存器直接连接到算术逻辑单元（ALU），允许两个独立的

寄存器中在一个时钟周期中执行一个指令来访问。由此产生的

架构是更多的代码效率的同时实现最高至10倍，比CON-快

常规CISC微控制器在相同的时钟频率。 AVR的执行出来的导通

片内SRAM 。无论是FPGA配置SRAM和AVR指令代码SRAM可

在系统上电时自动加载采用Atmel公司的在系统可编程（ ISP ） AT17

系列EEPROM配置存储器。

FPSLIC设计工具，系统设计先进设备，最先进的

，开发了结合

在FPSLIC架构，以帮助通过集成微控制器降低整体时间将产品推向市场

开发和调试， FPGA开发和布局布线，以及完整的系统

协同验证在一个易于使用的软件工具。

AT94K系列FPSLIC

牧师1138F - FPSLI - 6月2日

AT94K系列FPSLIC

FPGA核心

该AT40K芯可用于高性能设计，通过实施各种的COM的

普特密集型运算功能。这些包括自适应有限脉冲响应（FIR ）

滤波器，快速傅里叶变换（ FFT），卷积器，内插器，和离散余弦变换

（ DCT）的所需要的视频压缩和解压缩，加密，卷积

和其它多媒体应用。

快速，灵活，

高效SRAM

该AT40K内核提供了获得专利的分布式10ns的SRAM能力，其中RAM可

使用又不失逻辑资源。多个独立的，同步或异步的，

双端口或单端口RAM功能（先进先出，便笺等）可以通过使用被创建Atmel的

宏生成工具。

该AT40K核心专利8片面的核心单元，直接水平，垂直和对角线小区

到小区的连接实现了超高速阵列乘法器，无需使用任何总线连接的资源。

该AT40K核心的缓存逻辑能力使得大量的设计系数和

变量，以在一个非常小的量的硅来实现，从而实现在巨大的改进

系统的运行速度。

该AT40K FPGA内核能够实现缓存逻辑（动态全部/部分逻辑

重新配置，而不丢失数据，上的即时）用于构建自适应逻辑和系统。如

新逻辑功能是必需的，它们可以被加载到高速缓存中的逻辑不失

数据已经存在或破坏芯片的其余部分的操作;更换或补体

荷兰国际集团的有效逻辑。该AT40K FPGA内核可以作为内部的可重构资源

FPSLIC环境。

该AT40K能够实现用户定义，自动生成，宏;速度

和功能上都不受目标设备的宏取向或密度。这

能够最快，最可预测的和高效的FPGA设计方法和最小化

通过重用已经证明的功能设计风险。自动组件发电机工作

无缝地与行业标准的原理图和综合工具来创建快速，高效

设计。

该专利的AT40K架构采用小而强大的细胞具有对称电网CON-

可连接到柔性总线连接的网络。独立控制的时钟和复位管理每

四个单元格的列。该FPSLIC设备由可编程I / O的三面包围。

核心可用门数从5000至40000门和436至2,864寄存器。针

位置是整个家庭FPSLIC在同一容易设计一致的迁移

封装尺寸。

Atmel的AT40K FPGA内核架构的开发是为了提供per-最高水平

formance ，功能密度和设计的灵活性。单元中的FPGA的核心阵列中是小的，

效率，并且可以实现任何对的（同一）的三个输入或任何布尔函数

四个单输入布尔函数。细胞的体积小导致阵列大量

的细胞。一个简单，高速总线连接的网络提供了快速，高效的沟通过

中长的距离。

快速，高效的

Array和Vector

乘

缓存逻辑

设计

自动

部件

发电机

对称

ARRAY

在Atmel的FPSLIC架构的心脏是相同的细胞具有对称排列。该

阵列是连续从一个边缘到另一个时，除了总线中继器间隔开，每四个

细胞，参见图3。在每个中继器的行的交叉点和列是一个32 ×4的RAM块

到达相邻的巴士。该RAM可被配置为单端口或双

端口RAM ，以同步或异步操作。

牧师1138F - FPSLI - 6月2日