【特点8位微控制器兼容MCS51个产品增强型8051架构- 每字节单时钟周期取- 高达20 MIPS的】,IC型号AT89LP216,AT89LP216 PDF资料,AT89LP216经销商,ic,电子元器件-51电子网

特点

8位微控制器兼容MCS

51个产品

增强型8051架构

- 每字节单时钟周期取

- 高达20 MIPS的吞吐量，在20 MHz的时钟频率

- 全静态操作： 0 Hz至20 MHz的

- 片上2周期硬件乘法器

- 128 ×8的内部RAM

- 4级中断优先级

非易失性程序存储器

- 在系统可编程（ ISP）闪存2K字节

- 耐力：最低万写/擦除周期

- 程序下载串行接口

- 32字节快速页面编程模式

- 64字节用户签名数组

- 2级程序存储器锁定为软件安全

外设特性

- 2个16位增强型定时器/计数器

- 两个8位PWM输出

- 增强型UART，具有自动地址识别和帧

错误检测

- 增强型主/从SPI双缓冲发送/接收

- 可编程看门狗定时器软件复位

- 模拟比较器，可选择中断和去抖

- 8个通用中断引脚

单片机特性

- 两线片上调试接口

- 掉电检测和上电复位与掉电标志

- 内部8MHz的RC振荡器

- 低功耗空闲和掉电模式

- 恢复中断从掉电模式

I / O和封装

- 多达14个可编程I / O线

- 可配置的I / O与准双向口，输入，推挽输出，并

漏极开路模式

5V容限I / O

- 16引脚TSSOP ， SOIC和PDIP

工作条件

- 2.4V至5.5V V

电压范围

- -40 ° C至85°C温度范围

8-bit

微控制器

与2K字节

FL灰

AT89LP216

1.描述

该AT89LP216是低功耗，高性能CMOS 8位微控制器

2K字节的系统内可编程闪存。该装置被制

使用爱特梅尔

的高密度非易失性存储器技术，并且与兼容

工业标准的MCS -51指令集。该AT89LP216是围绕一个

增强CPU内核，可以从内存中读取一个字节每时钟周期。

在经典的8051架构，每个取需要6个时钟周期，迫使指令

系统蒸发散在12 ， 24或48个时钟周期中执行。在AT89LP216 CPU ，指令

3621C–MICRO–6/08

只需要1到4个时钟周期，提供6至12倍的吞吐量比标准8051 。

指令百分之七十只需要多少个时钟周期，因为他们有个字节来执行，

和大部分的剩余指令只需要一个附加的时钟。增强的CPU

核心是可达到20 MIPS的吞吐量，而经典的8051 CPU可提供只有4个MIPS

在相同的电流消耗。相反，在相同的吞吐量为经典的8051 ，在

新的CPU内核运行在一个低得多的速度，从而大大降低了功耗。

该AT89LP216提供以下标准功能： 2K字节的系统内可编程

闪存， 128字节RAM ，多达14个I / O口线， 2个16位定时器/计数器，两个PWM输出

放，可编程看门狗定时器，一个全双工串行口，一个串行外设接口，

内部8MHz的RC振荡器，片上晶体振荡器和一个四级， 6向量中断

系统。

在AT89LP216两个定时器/计数器有两个新的模式。模式0可

配置为可变9-到16位的定时器/计数器，模式1可以被配置为一个16位的

自动重载定时器/计数器。此外，定时器/计数器可以独立地驱动一个脉冲宽度

调制输出。

在AT89LP216的I / O端口可以在四个操作一个被独立配置

模式。在准双向模式，端口工作在经典的8051在输入模式下，

端口处于三态。推挽式输出模式，提供完整的CMOS驱动，开漏模式亲

志愿组织只是一个下拉。此外，所有的8个引脚端口1可以被配置为产生中断

使用通用中断接口。在AT89LP216的I / O引脚的电压耐受

比设备本身的电源更高，可达5.5V 。当器件在2.4V供给和

所有的I / O端口接收5.5V ，回流入电流在所有我总/输出小于100 μA 。

2.引脚配置

2.1

16引脚PDIP / SOIC / TSSOP

（ GPI5 / MOSI ）， P1.5

（ GPI7 / SCK ） P1.7

（ GPI3 / RST ） P1.3

GND

（ GPI2 ） P1.2

（RXD） P3.0

（ T0 ） P3.4

（ XTAL1 / INT0 ） P3.2

P1.6 （ MISO / GPI6 ）

P1.4 （ SS / GPI4 ）

P1.1 （ AIN1 / GPI1 ）

P1.0 （ AIN0 / GPI0 ）

VCC

P3.1 （ TXD）处

P3.5 （T1）的

P3.3 （ INT1 / XTAL2 / CLK ）

AT89LP216

3621C–MICRO–6/08

AT89LP216

3.引脚说明

表3-1 。

针

引脚说明

符号

TYPE

I / O

描述

P1.5:

用户可配置的I / O端口1的第5位。

MOSI ：

SPI主机输出/从机而定。当配置为主机时，该引脚为输出。当配置为从机时，该引脚

为输入。

GPI5 ：

通用中断输入5 。

P1.7:

用户可配置I / O端口1的第7位。

SCK ：

SPI时钟。当配置为主机时，该引脚为输出。当配置为从机时，该引脚为输入。

GPI7 ：

通用中断输入7 。

P1.3:

用户可配置的I / O口位3 （如果复位熔丝位被禁用）。

RST ：

外

低电平有效

复位输入（如果复位熔丝位被使能，见

第10.3节第15页上的“外部复位” ）

GPI3 ：

通用中断输入3 。

DCL ：

串行时钟输入片上调试接口时， OCD启用。

地

P1.2:

用户可配置的I / O口位2 。

GPI2 ：

通用中断输入2 。

P3.0:

用户可配置的I / O口位0 。

RxD端：

串行口接收器输入。

P3.4:

用户可配置的I / O口位4 。

T0:

定时器/计数器0外部输入或PWM输出。

P3.2:

用户可配置的I / O口位2 。

XTAL1 ：

输入到反向振荡放大器和内部时钟发生电路。它可被用作一个端口管脚如果

内部RC振荡器作为时钟源。

DDA ：

串行数据输入/输出的片上调试接口时， OCD启用和内部RC振荡器

作为时钟源。

P3.3:

用户可配置的I / O口位3 。

XTAL2 ：

输出反相振荡放大器。如果选择了内部RC振荡器它可被用作一个端口管脚

作为时钟源。

CLKOUT ：

当内部RC振荡器作为时钟源，可用于输出内部时钟

除以2 。

DDA ：

串行数据输入/输出的片上调试接口时， OCD使能且选择外部时钟

作为时钟源。

P3.5:

用户可配置的I / O口位5 。

T1:

定时器/计数器1外部输入或PWM输出。

P3.1:

用户可配置的I / O口位1 。

的TxD ：

串行口发送器输出。

电源电压

P1.0:

用户可配置的I / O口位0 。

AIN0 ：

模拟比较器正输入端。

GPI0 ：

通用中断输入0 。

P1.1:

用户可配置的I / O口位1 。

AIN1 ：

模拟比较器的负输入端。

GPI1 ：

通用中断输入1

P1.4:

用户可配置的I / O口位4 。

SS:

SPI从机选择输入。

GPI4 ：

通用中断输入4 。

P1.6:

用户可配置I / O端口1的第6位。

MISO ：

SPI主机输入/从机输出。当配置为主机时，该引脚为输入。当配置为从机时，该引脚

是输出。

GPI6 ：

通用中断输入6 。

P1.5

P1.7

P1.3

GND

P1.2

P3.0

P3.4

P3.2

I / O

P3.3

I / O

P3.5

P3.1

VDD

P1.0

P1.1

P1.4

P1.6

3621C–MICRO–6/08

4.框图

图4-1 。

AT89LP216框图

单曲循环

8051 CPU

UART

2K字节

FL灰

SPI

128字节

内存

定时器0

定时器1

端口3

可配置的I / O

类似物

比较

端口1

可配置的I / O

看门狗

定时器

通用

打断

片上

RC振荡器

CPU时钟

CON连接可配置

振荡器

晶体或

谐振器

5.比较，以标准8051

该AT89LP216是一个具有增强功能，这些功能完全二进制的COM系列器件的一部分

兼容与MCS- 51指令集。此外，大多数的SFR地址，位分配，并

引脚复用功能是相同的Atmel现有的标准8051产品。然而，由于

该装置的高性能性质，一些系统行为是从那些不同的

Atmel的标准8051产品，如AT89S52或AT89S2051 。从分歧

标准的8051在以下各段进行了概述。

5.1

系统时钟

CPU时钟频率等于外部晶振频率。振荡器不再

除以2 ，以提供内部时钟和不支持x2模式。

5.2

指令执行单周期取

CPU获取一个代码字节从内存每个时钟周期改为每6个时钟

周期。这极大地增加了CPU的吞吐量。作为结果，则CPU不再

执行在12到48个时钟周期的指令。每条指令中只有1到4个时钟执行

周期。看

第59页的“指令集汇总”

了解更多详情。

AT89LP216

3621C–MICRO–6/08

AT89LP216

5.3

中断处理

在任何指令的最后一个时钟周期中，中断控制器轮询中断标志。在

在指令结束时被服务顺序为一个中断，其标志需要一直

在接下来的指令的最后一个时钟周期锁存为活动状态时，或在最后一个时钟周期

先前指令，如果当前指令只在单个时钟周期中执行。

外部中断引脚INT0和INT1 ，被采样一次，在每个时钟周期，而不是

每12个时钟周期。再加上较短的指令时序和更快的中断响应，

这导致入射的外部中断更高的最大速率。

5.4

定时器/计数器

默认情况下，定时器/计数器递增，每一次时钟周期的速率。与此相比

每12个时钟周期，在标准8051常见的预分频器可分割的时间

基地所有的定时器，降低速度递增。在TPS位在CLKREG SFR控制

预分频器（表

9-2第13页）。

设置TPS = 1011B将使定时器计数一次

12个时钟周期。

外部定时/计数器引脚T0和T1 ，采样在每个时钟周期，而不是一次

每12个时钟周期。这增加了最大速率计数器模块可

功能。

5.5

串行端口

波特率在模式0的UART是时钟频率的1/2 ，相比于1/12的时钟频率

昆西标准的8051中;和输出数据是仅在串行的上升沿稳定

时钟。中也应注意的是，使用定时器1时，生成波特率在模式1或

模式3时，定时器计数的时钟频率，而不是在1/12的时钟频率。为了保持

相同的波特率在AT89LP216在相同的频率运行，同时作为一个标准的8051 ，

在超时期间必须是12倍以上。定时器1的模式1支持16位自动重载功能，

便于产生较低的波特率更长的溢出周期。

5.6

看门狗定时器

看门狗定时器在AT89LP216计数在每时钟周期一次的速度。与此相比

每12个时钟周期，在标准8051常见的预分频器可分割的时间

基地所有的定时器，降低计数率。

5.7

I / O端口

该AT89LP216的I / O端口可以以四种不同的模式进行配置。默认情况下，所有的I / O

端口恢复到仅输入（三态）模式在上电或复位。在标准的8051 ，所有端口

是弱上拉过程中电或复位高。要启用类似8051的端口，该端口必须

投入准双向模式通过清除P1M0和P3M0的SFR 。也可以CON组用户

图中的端口被禁用三态端口用户保险丝开始在准双向模式。

当这个导火索被禁用， P1M0和P3M0将复位为00h ，而不是FFH的端口会

微弱拉高。

5.8

RESET

作为与高电平有效复位的标相比， AT89LP216的RST引脚为低电平有效

准8051此外， RST引脚进行采样每个时钟周期，并且必须保持为低电平

最小的2个时钟周期，而不是24个时钟周期，被识别为有效的复位。

3621C–MICRO–6/08

特点

8位微控制器兼容MCS

51个产品

增强型8051架构

- 每字节单时钟周期取

- 高达20 MIPS的吞吐量，在20 MHz的时钟频率

- 全静态操作： 0 Hz至20 MHz的

- 片上2周期硬件乘法器

- 128 ×8的内部RAM

- 4级中断优先级

非易失性程序存储器

- 在系统可编程（ ISP）闪存2K字节

- 耐力：最低万写/擦除周期

- 程序下载串行接口

- 32字节快速页面编程模式

- 64字节用户签名数组

- 2级程序存储器锁定为软件安全

外设特性

- 2个16位增强型定时器/计数器

- 两个8位PWM输出

- 增强型UART，具有自动地址识别和帧

错误检测

- 增强型主/从SPI双缓冲发送/接收

- 可编程看门狗定时器软件复位

- 模拟比较器，可选择中断和去抖

- 8个通用中断引脚

单片机特性

- 两线片上调试接口

- 掉电检测和上电复位与掉电标志

- 内部8MHz的RC振荡器

- 低功耗空闲和掉电模式

- 恢复中断从掉电模式

I / O和封装

- 多达14个可编程I / O线

- 可配置的I / O与准双向口，输入，推挽输出，并

漏极开路模式

5V容限I / O

- 16引脚TSSOP ， SOIC和PDIP

工作条件

- 2.4V至5.5V V

电压范围

- -40 ° C至85°C温度范围

8-bit

微控制器

与2K字节

FL灰

AT89LP216

1.描述

该AT89LP216是低功耗，高性能CMOS 8位微控制器

2K字节的系统内可编程闪存。该装置被制

使用爱特梅尔

的高密度非易失性存储器技术，并且与兼容

工业标准的MCS -51指令集。该AT89LP216是围绕一个

增强CPU内核，可以从内存中读取一个字节每时钟周期。

在经典的8051架构，每个取需要6个时钟周期，迫使指令

系统蒸发散在12 ， 24或48个时钟周期中执行。在AT89LP216 CPU ，指令

3621D–MICRO–10/09

只需要1到4个时钟周期，提供6至12倍的吞吐量比标准8051 。

指令百分之七十只需要多少个时钟周期，因为他们有个字节来执行，

和大部分的剩余指令只需要一个附加的时钟。增强的CPU

核心是可达到20 MIPS的吞吐量，而经典的8051 CPU可提供只有4个MIPS

在相同的电流消耗。相反，在相同的吞吐量为经典的8051 ，在

新的CPU内核运行在一个低得多的速度，从而大大降低了功耗。

该AT89LP216提供以下标准功能： 2K字节的系统内可编程

闪存， 128字节RAM ，多达14个I / O口线， 2个16位定时器/计数器，两个PWM输出

放，可编程看门狗定时器，一个全双工串行口，一个串行外设接口，

内部8MHz的RC振荡器，片上晶体振荡器和一个四级， 6向量中断

系统。

在AT89LP216两个定时器/计数器有两个新的模式。模式0可

配置为可变9-到16位的定时器/计数器，模式1可以被配置为一个16位的

自动重载定时器/计数器。此外，定时器/计数器可以独立地驱动一个脉冲宽度

调制输出。

在AT89LP216的I / O端口可以在四个操作一个被独立配置

模式。在准双向模式，端口工作在经典的8051在输入模式下，

端口处于三态。推挽式输出模式，提供完整的CMOS驱动，开漏模式亲

志愿组织只是一个下拉。此外，所有的8个引脚端口1可以被配置为产生中断

使用通用中断接口。在AT89LP216的I / O引脚的电压耐受

比设备本身的电源更高，可达5.5V 。当器件在2.4V供给和

所有的I / O端口接收5.5V ，回流入电流在所有我总/输出小于100 μA 。

2.引脚配置

2.1

16引脚PDIP / SOIC / TSSOP

（ GPI5 / MOSI ）， P1.5

（ GPI7 / SCK ） P1.7

（ GPI3 / RST ） P1.3

GND

（ GPI2 ） P1.2

（RXD） P3.0

（ T0 ） P3.4

（ XTAL1 / INT0 ） P3.2

P1.6 （ MISO / GPI6 ）

P1.4 （ SS / GPI4 ）

P1.1 （ AIN1 / GPI1 ）

P1.0 （ AIN0 / GPI0 ）

VCC

P3.1 （ TXD）处

P3.5 （T1）的

P3.3 （ INT1 / XTAL2 / CLK ）

AT89LP216

3621D–MICRO–10/09

AT89LP216

3.引脚说明

表3-1 。

针

引脚说明

符号

TYPE

I / O

描述

P1.5:

用户可配置的I / O端口1的第5位。

MOSI ：

SPI主机输出/从机而定。当配置为主机时，该引脚为输出。当配置为从机时，该引脚

为输入。

GPI5 ：

通用中断输入5 。

P1.7:

用户可配置I / O端口1的第7位。

SCK ：

SPI时钟。当配置为主机时，该引脚为输出。当配置为从机时，该引脚为输入。

GPI7 ：

通用中断输入7 。

P1.3:

用户可配置的I / O口位3 （如果复位熔丝位被禁用）。

RST ：

外

低电平有效

复位输入（如果复位熔丝位被使能，见

第10.3节第15页上的“外部复位” ）

GPI3 ：

通用中断输入3 。

DCL ：

串行时钟输入片上调试接口时， OCD启用。

地

P1.2:

用户可配置的I / O口位2 。

GPI2 ：

通用中断输入2 。

P3.0:

用户可配置的I / O口位0 。

RxD端：

串行口接收器输入。

P3.4:

用户可配置的I / O口位4 。

T0:

定时器/计数器0外部输入或PWM输出。

P3.2:

用户可配置的I / O口位2 。

XTAL1 ：

输入到反向振荡放大器和内部时钟发生电路。它可被用作一个端口管脚如果

内部RC振荡器作为时钟源。

DDA ：

串行数据输入/输出的片上调试接口时， OCD启用和内部RC振荡器

作为时钟源。

P3.3:

用户可配置的I / O口位3 。

XTAL2 ：

输出反相振荡放大器。如果选择了内部RC振荡器它可被用作一个端口管脚

作为时钟源。

CLKOUT ：

当内部RC振荡器作为时钟源，可用于输出内部时钟

除以2 。

DDA ：

串行数据输入/输出的片上调试接口时， OCD使能且选择外部时钟

作为时钟源。

P3.5:

用户可配置的I / O口位5 。

T1:

定时器/计数器1外部输入或PWM输出。

P3.1:

用户可配置的I / O口位1 。

的TxD ：

串行口发送器输出。

电源电压

P1.0:

用户可配置的I / O口位0 。

AIN0 ：

模拟比较器正输入端。

GPI0 ：

通用中断输入0 。

P1.1:

用户可配置的I / O口位1 。

AIN1 ：

模拟比较器的负输入端。

GPI1 ：

通用中断输入1

P1.4:

用户可配置的I / O口位4 。

SS:

SPI从机选择输入。

GPI4 ：

通用中断输入4 。

P1.6:

用户可配置I / O端口1的第6位。

MISO ：

SPI主机输入/从机输出。当配置为主机时，该引脚为输入。当配置为从机时，该引脚

是输出。

GPI6 ：

通用中断输入6 。

P1.5

P1.7

P1.3

GND

P1.2

P3.0

P3.4

P3.2

I / O

P3.3

I / O

P3.5

P3.1

VDD

P1.0

P1.1

P1.4

P1.6

3621D–MICRO–10/09

4.框图

图4-1 。

AT89LP216框图

单曲循环

8051 CPU

UART

2K字节

FL灰

SPI

128字节

内存

定时器0

定时器1

端口3

可配置的I / O

类似物

比较

端口1

可配置的I / O

看门狗

定时器

通用

打断

片上

RC振荡器

CPU时钟

CON连接可配置

振荡器

晶体或

谐振器

5.比较，以标准8051

该AT89LP216是一个具有增强功能，这些功能完全二进制的COM系列器件的一部分

兼容与MCS- 51指令集。此外，大多数的SFR地址，位分配，并

引脚复用功能是相同的Atmel现有的标准8051产品。然而，由于

该装置的高性能性质，一些系统行为是从那些不同的

Atmel的标准8051产品，如AT89S52或AT89S2051 。从分歧

标准的8051在以下各段进行了概述。

5.1

系统时钟

CPU时钟频率等于外部晶振频率。振荡器不再

除以2 ，以提供内部时钟和不支持x2模式。

5.2

指令执行单周期取

CPU获取一个代码字节从内存每个时钟周期改为每6个时钟

周期。这极大地增加了CPU的吞吐量。作为结果，则CPU不再

执行在12到48个时钟周期的指令。每条指令中只有1到4个时钟执行

周期。看

第59页的“指令集汇总”

了解更多详情。

AT89LP216

3621D–MICRO–10/09

AT89LP216

5.3

中断处理

在任何指令的最后一个时钟周期中，中断控制器轮询中断标志。在

在指令结束时被服务顺序为一个中断，其标志需要一直

在接下来的指令的最后一个时钟周期锁存为活动状态时，或在最后一个时钟周期

先前指令，如果当前指令只在单个时钟周期中执行。

外部中断引脚INT0和INT1 ，被采样一次，在每个时钟周期，而不是

每12个时钟周期。再加上较短的指令时序和更快的中断响应，

这导致入射的外部中断更高的最大速率。

5.4

定时器/计数器

默认情况下，定时器/计数器递增，每一次时钟周期的速率。与此相比

每12个时钟周期，在标准8051常见的预分频器可分割的时间

基地所有的定时器，降低速度递增。在TPS位在CLKREG SFR控制

预分频器（表

9-2第13页）。

设置TPS = 1011B将使定时器计数一次

12个时钟周期。

外部定时/计数器引脚T0和T1 ，采样在每个时钟周期，而不是一次

每12个时钟周期。这增加了最大速率计数器模块可

功能。

5.5

串行端口

波特率在模式0的UART是时钟频率的1/2 ，相比于1/12的时钟频率

昆西标准的8051中;和输出数据是仅在串行的上升沿稳定

时钟。中也应注意的是，使用定时器1时，生成波特率在模式1或

模式3时，定时器计数的时钟频率，而不是在1/12的时钟频率。为了保持

相同的波特率在AT89LP216在相同的频率运行，同时作为一个标准的8051 ，

在超时期间必须是12倍以上。定时器1的模式1支持16位自动重载功能，

便于产生较低的波特率更长的溢出周期。

5.6

看门狗定时器

看门狗定时器在AT89LP216计数在每时钟周期一次的速度。与此相比

每12个时钟周期，在标准8051常见的预分频器可分割的时间

基地所有的定时器，降低计数率。

5.7

I / O端口

该AT89LP216的I / O端口可以以四种不同的模式进行配置。默认情况下，所有的I / O

端口恢复到仅输入（三态）模式在上电或复位。在标准的8051 ，所有端口

是弱上拉过程中电或复位高。要启用类似8051的端口，该端口必须

投入准双向模式通过清除P1M0和P3M0的SFR 。也可以CON组用户

图中的端口被禁用三态端口用户保险丝开始在准双向模式。

当这个导火索被禁用， P1M0和P3M0将复位为00h ，而不是FFH的端口会

微弱拉高。

5.8

RESET

作为与高电平有效复位的标相比， AT89LP216的RST引脚为低电平有效

准8051此外， RST引脚进行采样每个时钟周期，并且必须保持为低电平

最小的2个时钟周期，而不是24个时钟周期，被识别为有效的复位。

3621D–MICRO–10/09

特点

8位微控制器兼容MCS

51个产品

增强型8051架构

- 每字节单时钟周期取

- 高达20 MIPS的吞吐量，在20 MHz的时钟频率

- 全静态操作： 0 Hz至20 MHz的

- 片上2周期硬件乘法器

- 128 ×8的内部RAM

- 4级中断优先级

非易失性程序存储器

- 在系统可编程（ ISP）闪存2K字节

- 耐力：最低万写/擦除周期

- 数据保存： 10年以上

- 程序下载串行接口

- 32字节快速页面编程模式

- 64字节用户签名数组

- 2级程序存储器锁定为软件安全

外设特性

- 2个16位增强型定时器/计数器

- 两个8位PWM输出

- 增强型UART，具有自动地址识别和帧

错误检测

- 增强型主/从SPI双缓冲发送/接收

- 可编程看门狗定时器软件复位

- 模拟比较器，可选择中断和去抖

- 8个通用中断引脚

单片机特性

- 两线片上调试接口

- 掉电检测和上电复位与掉电标志

内部RC振荡器

- 低功耗空闲和掉电模式

- 恢复中断从掉电模式

I / O和封装

- 多达14个可编程I / O线

- 可配置的I / O与准双向口，输入，推挽输出，并

漏极开路模式

5V容限I / O

- 16引脚TSSOP / SOIC / PDIP

工作条件

- 2.4V至5.5V V

电压范围

- -40 ° C至85°C温度范围

8-bit

微控制器

与2K字节

FL灰

AT89LP216

初步

1.描述

该AT89LP216是低功耗，高性能CMOS 8位微控制器

2K字节的系统内可编程闪存。该装置被制

采用Atmel的高密度非易失性存储器技术，并与兼容

工业标准的MCS -51指令集。该AT89LP216是围绕一个

增强CPU内核，可以从内存中读取一个字节每时钟周期。

在经典的8051架构，每个取需要6个时钟周期，迫使指令

系统蒸发散在12 ， 24或48个时钟周期中执行。在AT89LP216 CPU ，指令

只需要1至4个时钟周期，提供6至12倍的吞吐量比标

指令准8051百分之七十只需要多少个时钟周期，因为他们

3621A–MICRO–6/06

有个字节来执行，而其余大部分指令只需要一个额外的时钟。

增强的CPU核心能够达到20 MIPS的吞吐量，而经典的8051 CPU可

只提供4 MIPS的以相同的电流消耗。相反地，在相同的吞吐量

经典的8051 ，新的CPU核心运行在一个低得多的速度，从而大大降低了

功耗。

该AT89LP216提供以下标准功能： 2K字节的系统内可编程

闪存， 128字节RAM ，多达12个I / O口线， 2个16位定时器/计数器，两个PWM输出

放，可编程看门狗定时器，一个全双工串行口，一个串行外设接口，

内部RC振荡器，片上晶体振荡器和一个四级， 6向量中断系统。

在AT89LP216两个定时器/计数器有两个新的模式。模式0可

配置为可变9-到16位的定时器/计数器，模式1可以被配置为一个16位的

自动重载定时器/计数器。此外，定时器/计数器可以独立地驱动一个脉冲宽度

调制输出。

在AT89LP216的I / O端口可以在四个操作一个被独立配置

模式。在准双向模式，端口工作在经典的8051在输入模式下，

端口处于三态。推挽式输出模式，提供完整的CMOS驱动，开漏模式亲

志愿组织只是一个下拉。此外，所有的8个引脚端口1可以被配置为产生中断

使用通用中断接口。在AT89LP216的I / O引脚的电压耐受

比设备本身的电源更高，可达5.5V 。当器件在2.4V供给和

所有的I / O端口接收5.5V ，总回流入电流的所有I / O小于100 μA 。

2.引脚配置

2.1

AT89LP216 ： 16引脚PDIP / SOIC / TSSOP

（ GPI5 / MOSI ）， P1.5

（ GPI7 / SCK ） P1.7

（ GPI3 / RST ） P1.3

GND

（ GPI2 ） P1.2

（RXD） P3.0

（ T0 ） P3.4

（ XTAL1 / INT0 ） P3.2

P1.6 （ MISO / GPI6 ）

P1.4 （ SS / GPI4 ）

P1.1 （ AIN1 / GPI1 ）

P1.0 （ AIN0 / GPI0 ）

VCC

P3.1 （ TXD）处

P3.5 （T1）的

P3.3 （ INT1 / XTAL2 / CLK ）

AT89LP216 [初步]

3621A–MICRO–6/06

AT89LP216 [初步]

3.引脚说明

表3-1 。

针

AT89LP216引脚说明

符号

TYPE

I / O

描述

P1.5:

用户可配置的I / O端口1的第5位。

MOSI ：

SPI主机输出/从机而定。当配置为主机时，该引脚为输出。当配置为从机时，该引脚

为输入。

GPI5 ：

通用中断输入5 。

P1.7:

用户可配置I / O端口1的第7位。

SCK ：

SPI时钟。当配置为主机时，该引脚为输出。当配置为从机时，该引脚为输入。

GPI7 ：

通用中断输入7 。

P1.3:

用户可配置的I / O口位3 （如果复位熔丝位被禁用）。

RST ：

外

低电平有效

复位输入（如果复位熔丝位被使能。

请参阅第14页上的“外部复位”）。

GPI3 ：

通用中断输入3 。

DCL ：

串行时钟输入片上调试接口时， OCD启用。

地

P1.2:

用户可配置的I / O口位2 。

GPI2 ：

通用中断输入2 。

P3.0:

用户可配置的I / O口位0 。

RxD端：

串行口接收器输入。

P3.4:

用户可配置的I / O口位4 。

T0:

定时器/计数器0外部输入或PWM输出。

P3.2:

用户可配置的I / O口位2 。

XTAL1 ：

输入到反向振荡放大器和内部时钟发生电路。它可被用作一个端口管脚如果

内部RC振荡器作为时钟源。

DDA ：

串行数据输入/输出的片上调试接口时， OCD启用和内部RC振荡器

作为时钟源。

P3.3:

用户可配置的I / O口位3 。

XTAL2 ：

输出反相振荡放大器。如果选择了内部RC振荡器它可被用作一个端口管脚

作为时钟源。

CLKOUT ：

当内部RC振荡器作为时钟源，可用于输出内部时钟

除以2 。

DDA ：

串行数据输入/输出的片上调试接口时， OCD使能且选择外部时钟

作为时钟源。

P3.5:

用户可配置的I / O口位5 。

T1:

定时器/计数器1外部输入或PWM输出。

P3.1:

用户可配置的I / O口位1 。

的TxD ：

串行口发送器输出。

电源电压

P1.0:

用户可配置的I / O口位0 。

AIN0 ：

模拟比较器正输入端。

GPI0 ：

通用中断输入0 。

P1.1:

用户可配置的I / O口位1 。

AIN1 ：

模拟比较器的负输入端。

GPI1 ：

通用中断输入1

P1.4:

用户可配置的I / O口位4 。

SS:

SPI从机选择输入。

GPI4 ：

通用中断输入4 。

P1.6:

用户可配置I / O端口1的第6位。

MISO ：

SPI主机输入/从机输出。当配置为主机时，该引脚为输入。当配置为从机时，该引脚为

的输出。

GPI6 ：

通用中断输入6 。

P1.5

P1.7

P1.3

GND

P1.2

P3.0

P3.4

P3.2

I / O

P3.3

I / O

P3.5

P3.1

VDD

P1.0

P1.1

P1.4

P1.6

3621A–MICRO–6/06

4.框图

图4-1 。

AT89LP216框图

单曲循环

8051 CPU

UART

2K字节

FL灰

SPI

128字节

内存

定时器0

定时器1

端口3

可配置的I / O

类似物

比较

端口1

可配置的I / O

看门狗

定时器

通用

打断

片上

RC振荡器

CPU时钟

CON连接可配置

振荡器

晶体或

谐振器

5.比较，以标准8051

该AT89LP216是一个具有增强功能，这些功能完全二进制的COM系列器件的一部分

兼容与MCS- 51指令集。此外，大多数的SFR地址，位分配，并

引脚复用功能是相同的Atmel现有的标准8051产品。然而，由于

该装置的高性能性质，一些系统行为是从那些不同的

Atmel的标准8051产品，如AT89S52或AT89S2051 。从分歧

标准的8051在以下各段进行了概述。

5.1

系统时钟

CPU时钟频率等于外部晶振频率。振荡器不再

除以2 ，以提供内部时钟，并且不支持x2模式。

5.2

指令执行单周期取

CPU获取一个代码字节从内存每个时钟周期改为每6个时钟

周期。这极大地增加了CPU的吞吐量。作为结果，则CPU不再

执行在12到48个时钟周期的指令。每条指令中只有1到4个时钟执行

周期。

请参见“指令集摘要”第59页。

了解更多详情。

AT89LP216 [初步]

3621A–MICRO–6/06

AT89LP216 [初步]

5.3

中断处理

在任何指令的最后一个时钟周期中，中断控制器轮询中断标志。在

在指令结束时被服务顺序为一个中断，其标志需要一直

在接下来的指令的最后一个时钟周期锁存为活动状态时，或在最后一个时钟周期

先前指令，如果当前指令只在单个时钟周期中执行。

外部中断引脚INT0和INT1 ，被采样一次，在每个时钟周期，而不是

每12个时钟周期。再加上较短的指令时序和更快的中断响应，

这导致入射的外部中断更高的最大速率。

5.4

定时器/计数器

默认情况下，定时器/计数器递增，每一次时钟周期的速率。与此相比

每12个时钟周期，在标准8051常见的预分频器可分割的时间

基地所有的定时器，降低速度递增。在TPS位在CLKREG SFR控制

预分频器（表

9-2第12页）。

设置TPS = 1011B将使定时器计数一次

12个时钟周期。

外部定时/计数器引脚T0和T1 ，采样在每个时钟周期，而不是一次

每12个时钟周期。这增加了最大速率计数器模块可

功能。

5.5

串行端口

波特率在模式0的UART是时钟频率的1/2 ，相比于1/12的时钟频率

昆西标准的8051中;和输出数据是仅在串行的上升沿稳定

时钟。中也应注意的是，使用定时器1时，生成波特率在模式1或

模式3时，定时器计数的时钟频率，而不是在1/12的时钟频率。为了保持

相同的波特率在AT89LP216在相同的频率运行，同时作为一个标准的8051 ，

在超时期间必须是12倍以上。定时器1的模式1支持16位自动重载功能，

便于产生较低的波特率更长的溢出周期。

5.6

看门狗定时器

看门狗定时器在AT89LP216计数在每时钟周期一次的速度。与此相比

每12个时钟周期，在标准8051常见的预分频器可分割的时间

基地所有的定时器，降低计数率。

5.7

I / O端口

该AT89LP216的I / O端口可以以四种不同的模式进行配置。默认情况下，所有的I / O

端口恢复到仅输入（三态）模式在上电或复位。在标准的8051 ，所有端口

是弱上拉过程中电或复位高。要启用类似8051的端口，该端口必须

投入准双向模式通过清除P1M0和P3M0的SFR 。也可以CON组用户

图中的端口被禁用三态端口用户保险丝开始在准双向模式。

当这个导火索被禁用， P1M0和P3M0将复位为00h ，而不是FFH的端口会

微弱拉高。

3621A–MICRO–6/06