特点
兼容MCS- 51 产品
在系统内可编程Flash存储器的4K字节
- 耐力： 1000写/擦除周期
全静态操作： 0 Hz至24 MHz的
三级程序存储器锁定
128 ×8位内部RAM
32个可编程I / O线
2个16位定时器/计数器
6个中断源
可编程串行通道
低功耗空闲和掉电模式
描述
该AT89C51是一种低功耗，高性能CMOS 8位单片机与4K
闪存可编程可擦除只读存储器（ PEROM ）的字节数。该
器件采用Atmel的高密度非易失性存储器技术制造
并与行业标准的MCS- 51 指令集和引脚兼容。该
片上Flash允许程序存储器在系统或一个反面重新编程
常规的非易失性存储器编程。通过结合一个多功能8位CPU，
闪烁的单片芯片上， Atmel的AT89C51是一种功能强大的微型计算机
提供了一个高度灵活和具有成本效益的解决方案为许多嵌入式控制应用程序
阳离子。
（续）
8-Bit
微控制器
4K字节
FL灰
AT89C51
销刀豆网络gurations
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
（RXD） P3.0
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
（ WR ）， P3.6
（ RD ）， P3.7
X TA L 2
X TA L 1
GND
PDIP
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA / VPP
ALE / PROG
PSEN
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
P2.4 （ A12 ）
P2.3 （A11）
P2.2 （A10）
P2.1 （A9）
P2.0 （A8）
PQFP / TQFP
(AD0)
(AD1)
(AD2)
(AD3)
44 42 40
38
36 34
43 41 39
37
35
P1.5
P1.6
P1.7
RST
P3.0
NC
P3.1
P3.2
P3.3
P3.4
P3.5
P1.4
P1.3
P1.2
P1.1
P1.0
NC
VCC
P0.0
P0.1
P0.2
P0.3
指数
角落
（ RXD）
（ TXD）处
(INT0)
(INT1)
(T0)
(T1)
1
2
3
4
5
6
7
8
9
10
11
13 15 17 19 21
12 14 16 18 20 22
33
32
31
30
29
28
27
26
25
24
23
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA / VPP
NC
ALE / PROG
PSEN
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
PLCC
(AD0)
(AD1)
(AD2)
(AD3)
（ RXD）
（ TXD）处
(INT0)
(INT1)
(T0)
(T1)
P1.5
P1.6
P1.7
RST
P3.0
NC
P3.1
P3.2
P3.3
P3.4
P3.5
6
4
2
44 42 40
1
3
4 3 4 13 9
7 5
8
38
9
37
10
36
11
35
12
34
13
33
14
32
15
31
16
30
1 7 1 9 2 1 2 3 2 5 2 72 9
18 20 22 24 26 28
（ WR ）， P3.6
（ RD ）， P3.7
X TA L 2
X TA L 1
GND
NC
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ A12 ） P2.4
P1.4
P1.3
P1.2
P1.1
P1.0
NC
VCC
P0.0
P0.1
P0.2
P0.3
指数
角落
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA / VPP
NC
ALE / PROG
PSEN
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
（ WR ）， P3.6
（ RD ）， P3.7
X TA L 2
X TA L 1
GND
GND
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ A12 ） P2.4
0265F-A–12/97
4-29
AT89C51
该AT89C51提供以下标准功能： 4K
闪存字节， 128字节RAM ， 32个I / O口线， 2个16位
定时器/计数器，一个5向量两级中断结构，
一个全双工串行口，片内振荡器和时钟税务局局长
cuitry 。此外， AT89C51设计的静态逻辑
操作下降到零频率，并支持两种
软件选择的省电模式。在空闲模式
CPU停止工作，允许RAM ，定时器/计数器，
串行口和中断系统继续工作。该
掉电方式保存RAM中的内容，但冻结
振荡器停止芯片其它功能，直到下一个
硬件复位。
发送1 。在外部数据存储器访问
储器使用8位地址（ MOVX @ RI ） ，端口2发出的
的P2特殊功能寄存器的内容。
端口2还接收高位地址位和一些
在flash编程和校验的控制信号。
端口3
端口3是一个具有内部上拉电阻的8位双向I / O口。
端口3输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口3引脚他们被拉高
的内部上拉和可被用作输入。作为输入，
P3口被外部拉低，将输出
电流（I
IL
）由于上拉的。
端口3也可以用做其他不同的特殊功能，该功能
在AT89C51的具体如下：
端口引脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
第二功能
RXD （串行输入端口）
TXD （串行输出端口）
INT0 （外部中断0 ）
INT1 （外部中断1 ）
T0 （定时器0外部输入）
T1（定时器1外部输入）
WR （外部数据存储器写选通）
RD （外部数据存储器读选通）
引脚说明
V
CC
电源电压。
GND
地面上。
端口0
P0口是一个8位漏极开路双向I / O口。作为一个
输出端口的每个引脚可以驱动8个TTL逻辑电平。当1秒
写入端口0引脚，引脚可作为高
阻抗输入。
端口0也可以被配置为复用的低
顺序的地址/数据总线时访问外部亲
克和数据存储器。在这种模式下P0具有内部PUL-
lups 。
P0口还可在闪存编程器接收到的字节码
明，并在程序输出代码字节verifica-
化。在程序verifica-需要外部上拉电阻
化。
端口1
端口1是一个具有内部上拉电阻的8位双向I / O口。
端口1输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口1引脚他们拉高
的内部上拉和可被用作输入。作为输入，
P1口被外部拉低，将输出
电流（I
IL
因为内部上拉电阻的） 。
端口1期间也接收低位地址字节
闪存编程和验证。
端口2
端口2是一个具有内部上拉电阻的8位双向I / O口。
端口2输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口2引脚他们拉高
的内部上拉和可被用作输入。作为输入，
P2口被外部拉低，将输出
电流（I
IL
因为内部上拉电阻的） 。
端口2发出时取高位地址字节
从外部程序存储器和期间访问
使用16位地址的外部数据存储器（ MOVX @
DPTR ） 。在这种应用中，它使用强大的内部上拉
3口还接收了闪存程序一些控制信号
编程和验证。
RST
复位输入。高该引脚上出现两个机器周期，而
振荡器运行复位设备。
ALE / PROG
地址锁存使能输出脉冲用于锁存低字节
期间访问外部存储器的地址。这
引脚也用作编程输入脉冲（ PROG ）闪存中
编程。
在正常操作中，ALE在1/6的恒定速率被发射
振荡器的频率，并且可以使用外部时序
荷兰国际集团或时钟使用。但是请注意，一个ALE
在每次访问外部数据存储器脉冲被跳过
ORY 。
如果需要的话， ALE操作可以通过设置的第0位来禁止
SFR位置8EH 。同位设置， ALE是活跃，只有很好地协同
荷兰国际集团执行MOVX或MOVC指令。否则，销是
微弱拉高。设置ALE-禁止位没有
对微控制器处于外部执行模式。
PSEN
程序存储允许的读选通到外部的亲
程序存储器。
4-31
AT89C51
掉电模式
在电源关断模式时，振荡器停止，并且
指令调用掉电是最后的指令
执行。片内RAM和特殊功能寄存器
TER值保留其值，直到掉电模式时结
经过NAT 。从掉电唯一的出口是一个硬件复位。
复位重新定义了特殊功能寄存器但不改变片
内存。复位不应V前被激活
CC
is
恢复到它的正常操作电平，并且必须保持
主动足够长的时间以使振荡器重新启动并台站
bilize 。
程序存储器锁定位
在芯片都可以留给外部器件了三个锁定位
编程（ U），或可以被编程（P），以获得额外
tional特性列于下表：
当锁定位1被编程，在EA引脚上的逻辑电平
采样和复位过程中被锁存。如果该设备是pow-
ERED时没有复位，锁存器初始化为一个随机
值，并保持该值直到复位被激活。这是必要请
埃森是EA的锁存值与协议
在该引脚的当前逻辑电平，以使器件
正常工作。
锁定位保护模式
程序锁定位
LB1
1
2
U
P
LB2
U
U
LB3
U
U
没有程序锁功能。
从外部程序存储器执行MOVC指令从取代码禁用
从内部存储器字节， EA采样并锁存的复位，并进一步规划
闪光灯被禁用。
模式2相同，也验证了被禁用。
一样的模式3 ，也可外接执行被禁用。
保护类型
3
4
P
P
P
P
U
P
Flash进行编程
AT89C51单片机通常随片上闪存
在擦除状态的存储器阵列（即，内容为FFH ）
并准备进行编程。编程接口
接受任一高电压（ 12伏）或低电压
(V
CC
）程序使能信号。低电压编程
明模式提供了编程的便捷方式
AT89C51的用户的系统内，而高电压
编程模式与传统的第三个兼容
党的Flash或EPROM编程器。
该AT89C51随任高电压或
低电压编程模式下启用。各
顶侧标记和设备签名代码列在
下表。
V
PP
= 12V
顶侧标记
AT89C51
xxxx
YYWW
(030H)=1EH
(031H)=51H
(032H)=FFH
V
PP
= 5V
AT89C51
xxxx-5
YYWW
(030H)=1EH
(031H)=51H
(032H)=05H
签名
AT89C51单片机程序存储器编程字节逐
字节中的任一编程模式。
要设定任何非
在片内Flash存储器的空白字节，整个存储器
必须使用芯片擦除模式被删除。
编程算法：
前编程
AT89C51 ，地址，数据和控制信号应当是
根据Flash编程模式表设置和
图3和图4。编程AT89C51 ，采取后续
荷兰国际集团的步骤。
1.输入该地址的存储位置
线。
2.输入数据线上相应的数据字节。
3.激活的控制信号的正确组合。
4.提高EA / V
PP
至12V的高电压编程
模式。
5.脉冲ALE / PROG一次编程的Flash中的字节
阵列或锁定位。字节写周期是自定时
并且通常需要不超过1.5毫秒以上。重复步骤
1至5 ，改变了地址和数据的
整个阵列或直到目标文件的末尾。
数据查询：
AT89C51单片机功能数据查询，从而提供与
泄漏的一写周期的结束。在写周期期间，一个
未遂读取写入的最后一个字节，将导致在COM
二进制补上PO.7书面数据的。一旦写周期
已经完成时，真正的数据是对所有的输出有效，并且
下一个周期可以开始。数据轮询可能在任何时刻开始
后一个写周期已被启动。
READY / BUSY ：
字节编程过程还可以
由RDY / BSY输出信号进行监测。 P3.4被拉
ALE后低变高的编程过程中，指示
忙。 P3.4被拉高时再编程
做了指示就绪。
4-33
特点
兼容MCS- 51
制品
在系统内可编程Flash存储器的4K字节
- 耐力： 1000写/擦除周期
全静态操作： 0 Hz至24 MHz的
三级程序存储器锁定
128 ×8位内部RAM
32个可编程I / O线
2个16位定时器/计数器
6个中断源
可编程串行通道
低功耗空闲和掉电模式
描述
该AT89C51是一种低功耗，高性能CMOS 8位单片机与4K
的闪存可编程可擦除只读存储器（ PEROM ）字节。该装置
采用Atmel的高密度非易失性存储器技术制造，是
与工业标准的MCS -51指令集和引脚兼容。片上
Flash允许程序存储器在系统或由conven-进行重新编程
tional非易失性存储器编程。通过结合一个多功能8位CPU和Flash
一个单芯片上， Atmel的AT89C51是一种功能强大的微型计算机，它提供
一个高度灵活和具有成本效益的解决方案，为许多嵌入式控制应用。
8-bit
微控制器
4K字节
FL灰
AT89C51
不推荐
用于新的设计。
采用AT89S51 。
销刀豆网络gurations
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
（RXD） P3.0
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
（ WR ）， P3.6
（ RD ）， P3.7
XTAL2
XTAL1
GND
PDIP
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA / VPP
ALE / PROG
PSEN
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
P2.4 （ A12 ）
P2.3 （A11）
P2.2 （A10）
P2.1 （A9）
P2.0 （A8）
PQFP / TQFP
P1.4
P1.3
P1.2
P1.1 （ T2 EX ）
P1.0 （T2）的
NC
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
12
13
14
15
16
17
18
19
20
21
22
P1.5
P1.6
P1.7
RST
（RXD） P3.0
NC
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
1
2
3
4
5
6
7
8
9
10
11
PO.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA / VPP
NC
ALE / PROG
PSEN
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
PLCC
P1.4
P1.3
P1.2
P1.1
P1.0
NC
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
(WR)P3.6
（ RD ）， P3.7
XTAL2
XTAL1
GND
NC
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ A12 ） P2.4
18
19
20
21
22
23
24
25
26
27
28
P1.5
P1.6
P1.7
RST
（RXD） P3.0
NC
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
7
8
9
10
11
12
13
14
15
16
17
6
5
4
3
2
1
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PO.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA / VPP
NC
ALE / PROG
PSEN
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
(WR)P3.6
（ RD ）， P3.7
XTAL2
XTAL1
GND
GND
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ A12 ） P2.4
牧师0265G -02 / 00
1
AT89C51
该AT89C51提供以下标准功能： 4K
闪存字节， 128字节RAM ， 32个I / O口线， 2个16位
定时器/计数器，一个5向量两级中断结构，
一个全双工串行口，片内振荡器和时钟税务局局长
cuitry 。此外， AT89C51设计的静态逻辑
操作下降到零频率，并支持两种
软件选择的省电模式。在空闲模式
CPU停止工作，允许RAM ，定时器/计数器，
串行口和中断系统继续工作。该
掉电方式保存RAM中的内容，但冻结
振荡器停止芯片其它功能，直到下一个
硬件复位。
P2口被外部拉低，将输出
电流（I
IL
因为内部上拉电阻的） 。
端口2发出时取高位地址字节
从外部程序存储器和期间访问
使用16位地址的外部数据存储器（ MOVX @
DPTR ） 。在这种应用中，它使用强大的内部上拉
发送1 。在外部数据存储器访问
储器使用8位地址（ MOVX @ RI ） ，端口2发出的
的P2特殊功能寄存器的内容。
端口2还接收高位地址位和一些
在flash编程和校验的控制信号。
端口3
引脚说明
VCC
电源电压。
GND
地面上。
端口0
端口0是一个8位漏极开路双向I / O端口。作为一个
输出口，每个引脚可以驱动8个TTL逻辑电平。当1秒
写入端口0引脚，引脚可作为高
阻抗输入。
端口0也可以被配置为复用的低
顺序的地址/数据总线时访问外部亲
克和数据存储器。在这种模式下P0具有内部
上拉电阻。
P0口还可在闪存编程器接收到的字节码
明，并输出在程序代码字节
核查。在程序需要外部上拉电阻
VERI网络阳离子。
端口1
端口1是一个8位双向I / O和内部上拉电阻的端口。
端口1输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口1引脚他们拉高
的内部上拉和可被用作输入。作为输入，
P1口被外部拉低，将输出
电流（I
IL
因为内部上拉电阻的） 。
端口1期间也接收低位地址字节
闪存编程和验证。
端口2
端口2是一个8位双向I / O和内部上拉电阻的端口。
端口2输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口2引脚他们拉高
的内部上拉和可被用作输入。作为输入，
端口3是一个8位双向I / O和内部上拉电阻的端口。
端口3输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口3引脚他们被拉高
的内部上拉和可被用作输入。作为输入，
P3口被外部拉低，将输出
电流（I
IL
）由于上拉的。
端口3也可以用做其他不同的特殊功能，该功能
在AT89C51的具体如下：
端口引脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
第二功能
RXD （串行输入端口）
TXD （串行输出端口）
INT0 （外部中断0 ）
INT1 （外部中断1 ）
T0 （定时器0外部输入）
T1（定时器1外部输入）
WR （外部数据存储器写选通）
RD （外部数据存储器读选通）
3口还接收了闪存程序一些控制信号
编程和验证。
RST
复位输入。高该引脚上出现两个机器周期，而
振荡器运行复位设备。
ALE / PROG
地址锁存使能输出脉冲用于锁存低字节
期间访问外部存储器的地址。这
引脚也用作编程输入脉冲（ PROG ）闪存中
编程。
在正常操作中，ALE在1/6的恒定速率被发射
振荡器的频率，并且可以使用外部时序
荷兰国际集团或时钟使用。但是请注意，一个ALE
3
在每次访问外部数据脉冲被跳过
内存。
如果需要的话， ALE操作可以通过设置的第0位来禁止
SFR位置8EH 。同位设置， ALE是活跃，只有很好地协同
荷兰国际集团执行MOVX或MOVC指令。否则，销是
微弱拉高。设置ALE-禁止位没有
对微控制器处于外部执行模式。
PSEN
程序存储允许的读选通到外部的亲
程序存储器。
当AT89C51执行外部亲代码
程序存储器， PSEN在每个机器启动两次
周期，所不同的是2的PSEN激活则过程跳过
每次访问外部数据存储器。
EA / VPP
外部访问允许。 EA必须绑GND
为了使该装置来从外部亲代码
开始0000H到FFFFH克的内存位置。
但请注意，如果锁定位1被编程， EA会
内部锁存复位。
EA应绑V
C C
内部程序
处决。
该引脚也接收12伏编程使能电压
年龄（V
PP
）在Flash编程，适用于需要部位
12伏V
PP
.
XTAL1
输入到振荡器反相放大器和输入到
内部时钟工作电路。
XTAL2
输出振荡器反相放大器器。
悬空而XTAL1被驱动，如图2中所示。
有对外部的占空比没有要求
时钟信号，由于输入到内部时钟电路
是通过除以2的触发器，但最小和马克西
妈妈高电压和低时间规范必须是
观察到。
空闲模式
在空闲模式下，CPU把自己睡，而所有的导通
片上外设保持活跃。该模式是通过调用
软件。的芯片上的RAM中的内容，包括所有出特殊
CIAL功能寄存器在此保持不变
模式。空闲模式可由任何允许被终止
中断或硬件复位。
应当指出的是，当空闲是由硬终止
洁具复位后，设备恢复正常程序执行
化，从离开的地方，最多两个机器周期前
内部复位算法获得控制权。片上硬件
禁止访问内部RAM在这种情况下，但访问
该端口没有被禁止。要消除的可能性
一个意外的写入空闲时被终止端口引脚
复位后，指令之后的一个调用空闲
不应该是一个写入端口引脚或外部
内存。
图1 。
振荡器连接
C2
XTAL2
C1
XTAL1
振荡器特性
XTAL1和XTAL2是输入和输出，分别
可以使用被配置为一个反相放大器的
片上振荡器，如示于图1中。石英
晶体或陶瓷谐振器都可以使用。驱动
装置从外部时钟源， XTAL2要保持
GND
注意：
C1，C2 = 30 pF的
±
10 pF对于晶体
= 40 pF的
±
10 pF的陶瓷谐振器
外部引脚的状态在空闲和掉电模式
模式
空闲
空闲
掉电
掉电
程序存储器
国内
外
国内
外
ALE
1
1
0
0
PSEN
1
1
0
0
PORT0
数据
FL燕麦
数据
FL燕麦
PORT1
数据
数据
数据
数据
PORT2
数据
地址
数据
数据
PORT3
数据
数据
数据
数据
4
AT89C51
AT89C51
图2中。
外部时钟配置
TER值保留其值，直到掉电模式
终止。从掉电唯一的出口是硬件
复位。复位重新定义了特殊功能寄存器但不改变
片上RAM 。复位不应V前被激活
CC
恢复到它的正常操作电平，并且必须保持
主动足够长的时间以使振荡器重新启动并
稳定。
程序存储器锁定位
在芯片都可以留给外部器件了三个锁定位
编程（ U），或可以被编程（P ），得到
附加的特征列于下表中。
当锁定位1被编程，在EA引脚上的逻辑电平
采样和复位过程中被锁存。如果该设备是pow-
ERED时没有复位，锁存器初始化为一个随机
值，并保持该值直到复位被激活。这是必要请
埃森是EA的锁存值与协议
在该引脚的当前逻辑电平，以使器件
正常工作。
掉电模式
在掉电模式下，振荡器停止，
指令调用掉电是最后的指令
执行。片内RAM和特殊功能寄存器
锁定位保护模式
程序锁定位
LB1
1
2
U
P
LB2
U
U
LB3
U
U
保护类型
没有程序锁功能
从外部程序存储器执行MOVC指令是从禁用
读取的字节代码从内部存储器， EA采样并锁存的复位，
与闪存进一步编程被禁止
模式2相同，也验证了被禁用
一样的模式3 ，也可外接执行禁用
3
4
P
P
P
P
U
P
5
特点
兼容MCS- 51
制品
在系统内可编程Flash存储器的4K字节
- 耐力： 1000写/擦除周期
全静态操作： 0 Hz至24 MHz的
三级程序存储器锁定
128 ×8位内部RAM
32个可编程I / O线
2个16位定时器/计数器
6个中断源
可编程串行通道
低功耗空闲和掉电模式
描述
该AT89C51是一种低功耗，高性能CMOS 8位单片机与4K
的闪存可编程可擦除只读存储器（ PEROM ）字节。该装置
采用Atmel的高密度非易失性存储器技术制造，是
与工业标准的MCS -51指令集和引脚兼容。片上
Flash允许程序存储器在系统或由conven-进行重新编程
tional非易失性存储器编程。通过结合一个多功能8位CPU和Flash
一个单芯片上， Atmel的AT89C51是一种功能强大的微型计算机，它提供
一个高度灵活和具有成本效益的解决方案，为许多嵌入式控制应用。
8-bit
微控制器
4K字节
FL灰
AT89C51
不推荐
用于新的设计。
采用AT89S51 。
销刀豆网络gurations
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
（RXD） P3.0
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
（ WR ）， P3.6
（ RD ）， P3.7
XTAL2
XTAL1
GND
PDIP
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA / VPP
ALE / PROG
PSEN
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
P2.4 （ A12 ）
P2.3 （A11）
P2.2 （A10）
P2.1 （A9）
P2.0 （A8）
PQFP / TQFP
P1.4
P1.3
P1.2
P1.1 （ T2 EX ）
P1.0 （T2）的
NC
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
12
13
14
15
16
17
18
19
20
21
22
P1.5
P1.6
P1.7
RST
（RXD） P3.0
NC
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
1
2
3
4
5
6
7
8
9
10
11
PO.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA / VPP
NC
ALE / PROG
PSEN
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
PLCC
P1.4
P1.3
P1.2
P1.1
P1.0
NC
VCC
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
(WR)P3.6
（ RD ）， P3.7
XTAL2
XTAL1
GND
NC
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ A12 ） P2.4
18
19
20
21
22
23
24
25
26
27
28
P1.5
P1.6
P1.7
RST
（RXD） P3.0
NC
（TXD） P3.1
（ INT0 ） P3.2
（ INT1 ） P3.3
（ T0 ） P3.4
（T1）， P3.5
7
8
9
10
11
12
13
14
15
16
17
6
5
4
3
2
1
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PO.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA / VPP
NC
ALE / PROG
PSEN
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
(WR)P3.6
（ RD ）， P3.7
XTAL2
XTAL1
GND
GND
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ A12 ） P2.4
牧师0265G -02 / 00
1
AT89C51
该AT89C51提供以下标准功能： 4K
闪存字节， 128字节RAM ， 32个I / O口线， 2个16位
定时器/计数器，一个5向量两级中断结构，
一个全双工串行口，片内振荡器和时钟税务局局长
cuitry 。此外， AT89C51设计的静态逻辑
操作下降到零频率，并支持两种
软件选择的省电模式。在空闲模式
CPU停止工作，允许RAM ，定时器/计数器，
串行口和中断系统继续工作。该
掉电方式保存RAM中的内容，但冻结
振荡器停止芯片其它功能，直到下一个
硬件复位。
P2口被外部拉低，将输出
电流（I
IL
因为内部上拉电阻的） 。
端口2发出时取高位地址字节
从外部程序存储器和期间访问
使用16位地址的外部数据存储器（ MOVX @
DPTR ） 。在这种应用中，它使用强大的内部上拉
发送1 。在外部数据存储器访问
储器使用8位地址（ MOVX @ RI ） ，端口2发出的
的P2特殊功能寄存器的内容。
端口2还接收高位地址位和一些
在flash编程和校验的控制信号。
端口3
引脚说明
VCC
电源电压。
GND
地面上。
端口0
端口0是一个8位漏极开路双向I / O端口。作为一个
输出口，每个引脚可以驱动8个TTL逻辑电平。当1秒
写入端口0引脚，引脚可作为高
阻抗输入。
端口0也可以被配置为复用的低
顺序的地址/数据总线时访问外部亲
克和数据存储器。在这种模式下P0具有内部
上拉电阻。
P0口还可在闪存编程器接收到的字节码
明，并输出在程序代码字节
核查。在程序需要外部上拉电阻
VERI网络阳离子。
端口1
端口1是一个8位双向I / O和内部上拉电阻的端口。
端口1输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口1引脚他们拉高
的内部上拉和可被用作输入。作为输入，
P1口被外部拉低，将输出
电流（I
IL
因为内部上拉电阻的） 。
端口1期间也接收低位地址字节
闪存编程和验证。
端口2
端口2是一个8位双向I / O和内部上拉电阻的端口。
端口2输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口2引脚他们拉高
的内部上拉和可被用作输入。作为输入，
端口3是一个8位双向I / O和内部上拉电阻的端口。
端口3输出缓冲器可吸收/ 4个TTL输入。
当1秒写入端口3引脚他们被拉高
的内部上拉和可被用作输入。作为输入，
P3口被外部拉低，将输出
电流（I
IL
）由于上拉的。
端口3也可以用做其他不同的特殊功能，该功能
在AT89C51的具体如下：
端口引脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
第二功能
RXD （串行输入端口）
TXD （串行输出端口）
INT0 （外部中断0 ）
INT1 （外部中断1 ）
T0 （定时器0外部输入）
T1（定时器1外部输入）
WR （外部数据存储器写选通）
RD （外部数据存储器读选通）
3口还接收了闪存程序一些控制信号
编程和验证。
RST
复位输入。高该引脚上出现两个机器周期，而
振荡器运行复位设备。
ALE / PROG
地址锁存使能输出脉冲用于锁存低字节
期间访问外部存储器的地址。这
引脚也用作编程输入脉冲（ PROG ）闪存中
编程。
在正常操作中，ALE在1/6的恒定速率被发射
振荡器的频率，并且可以使用外部时序
荷兰国际集团或时钟使用。但是请注意，一个ALE
3
在每次访问外部数据脉冲被跳过
内存。
如果需要的话， ALE操作可以通过设置的第0位来禁止
SFR位置8EH 。同位设置， ALE是活跃，只有很好地协同
荷兰国际集团执行MOVX或MOVC指令。否则，销是
微弱拉高。设置ALE-禁止位没有
对微控制器处于外部执行模式。
PSEN
程序存储允许的读选通到外部的亲
程序存储器。
当AT89C51执行外部亲代码
程序存储器， PSEN在每个机器启动两次
周期，所不同的是2的PSEN激活则过程跳过
每次访问外部数据存储器。
EA / VPP
外部访问允许。 EA必须绑GND
为了使该装置来从外部亲代码
开始0000H到FFFFH克的内存位置。
但请注意，如果锁定位1被编程， EA会
内部锁存复位。
EA应绑V
C C
内部程序
处决。
该引脚也接收12伏编程使能电压
年龄（V
PP
）在Flash编程，适用于需要部位
12伏V
PP
.
XTAL1
输入到振荡器反相放大器和输入到
内部时钟工作电路。
XTAL2
输出振荡器反相放大器器。
悬空而XTAL1被驱动，如图2中所示。
有对外部的占空比没有要求
时钟信号，由于输入到内部时钟电路
是通过除以2的触发器，但最小和马克西
妈妈高电压和低时间规范必须是
观察到。
空闲模式
在空闲模式下，CPU把自己睡，而所有的导通
片上外设保持活跃。该模式是通过调用
软件。的芯片上的RAM中的内容，包括所有出特殊
CIAL功能寄存器在此保持不变
模式。空闲模式可由任何允许被终止
中断或硬件复位。
应当指出的是，当空闲是由硬终止
洁具复位后，设备恢复正常程序执行
化，从离开的地方，最多两个机器周期前
内部复位算法获得控制权。片上硬件
禁止访问内部RAM在这种情况下，但访问
该端口没有被禁止。要消除的可能性
一个意外的写入空闲时被终止端口引脚
复位后，指令之后的一个调用空闲
不应该是一个写入端口引脚或外部
内存。
图1 。
振荡器连接
C2
XTAL2
C1
XTAL1
振荡器特性
XTAL1和XTAL2是输入和输出，分别
可以使用被配置为一个反相放大器的
片上振荡器，如示于图1中。石英
晶体或陶瓷谐振器都可以使用。驱动
装置从外部时钟源， XTAL2要保持
GND
注意：
C1，C2 = 30 pF的
±
10 pF对于晶体
= 40 pF的
±
10 pF的陶瓷谐振器
外部引脚的状态在空闲和掉电模式
模式
空闲
空闲
掉电
掉电
程序存储器
国内
外
国内
外
ALE
1
1
0
0
PSEN
1
1
0
0
PORT0
数据
FL燕麦
数据
FL燕麦
PORT1
数据
数据
数据
数据
PORT2
数据
地址
数据
数据
PORT3
数据
数据
数据
数据
4
AT89C51
AT89C51
图2中。
外部时钟配置
TER值保留其值，直到掉电模式
终止。从掉电唯一的出口是硬件
复位。复位重新定义了特殊功能寄存器但不改变
片上RAM 。复位不应V前被激活
CC
恢复到它的正常操作电平，并且必须保持
主动足够长的时间以使振荡器重新启动并
稳定。
程序存储器锁定位
在芯片都可以留给外部器件了三个锁定位
编程（ U），或可以被编程（P ），得到
附加的特征列于下表中。
当锁定位1被编程，在EA引脚上的逻辑电平
采样和复位过程中被锁存。如果该设备是pow-
ERED时没有复位，锁存器初始化为一个随机
值，并保持该值直到复位被激活。这是必要请
埃森是EA的锁存值与协议
在该引脚的当前逻辑电平，以使器件
正常工作。
掉电模式
在掉电模式下，振荡器停止，
指令调用掉电是最后的指令
执行。片内RAM和特殊功能寄存器
锁定位保护模式
程序锁定位
LB1
1
2
U
P
LB2
U
U
LB3
U
U
保护类型
没有程序锁功能
从外部程序存储器执行MOVC指令是从禁用
读取的字节代码从内部存储器， EA采样并锁存的复位，
与闪存进一步编程被禁止
模式2相同，也验证了被禁用
一样的模式3 ，也可外接执行禁用
3
4
P
P
P
P
U
P
5
QQ：2881677436 复制
