添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1543页 > AD9517-4
数据表
特点
低相位噪声,锁相环(PLL)的
片内VCO调谐从1.45 GHz到1.80 GHz的
外部VCO / VCXO至2.4 GHz的可选
1路差分或2路单端基准输入
参考监控能力
返回式自动和手动参考
切换/缓缴模式
接受LVPECL , LVDS或CMOS的参考频率为250 MHz
在路径PFD可编程延迟
数字或模拟锁定检测,可选
2双1.6 GHz的LVPECL输出
每对输出共用一个1至32分频器用粗
相位延迟
添加剂输出抖动: 225 fs的有效值
通道至通道偏移配对的<10 ps的输出
2双800MHz的LVDS时钟输出
每对输出共用两个级联的1至32分频器
粗相位延迟
添加剂输出抖动: 275 fs的有效值
精延时每个LVDS输出调节( ΔT)
每个LVDS输出可重新配置为两路250 MHz
CMOS输出
上电时所有输出自动同步
手动输出同步提供
采用48引脚LFCSP封装
12路输出时钟发生器,
集成1.6 GHz的VCO
AD9517-4
功能框图
CP
LF
切换
和监控
REF1
REFIN
REF2
状态
MONITOR
PLL
VCO
CLK
分频器
及的MUX
DIV / Φ
DIV / Φ
DIV / Φ
DIV / Φ
DIV / Φ
DIV / Φ
Δt
Δt
Δt
Δt
LVPECL
LVPECL
LVDS / CMOS
LVDS / CMOS
OUT0
OUT1
OUT2
OUT3
OUT4
OUT5
OUT6
OUT7
图1 。
AD9517-4
具有四个LVPECL输出(两对)
和4路LVDS输出(两对) 。每个LVDS输出可
重新配置为两个CMOS输出。 LVPECL输出
操作以1.6 GHz时, LVDS输出工作于800 MHz和
在CMOS输出工作频率为250 MHz 。
对于需要额外的输出应用中,晶体参考
输入,零延迟,或EEPROM用于在自动配置
启动时,该
AD9520
AD9522
是可用的。此外,
AD9516
AD9518
类似于
AD9517
但有
不同组合的输出。
每对输出都有分频器,使两者的鸿沟
比和粗调延迟(或相位)进行设置。划分范围
对于LVPECL输出为1至32。 LVDS / CMOS输出
允许的范围内分割最多1024 。
AD9517-4
在一个48引脚LFCSP封装,可以是
从3.3 V单电源供电。外部VCO ,这
需要更大的电压范围内,可以容纳
通过将电荷泵电源(VCP )至5伏的单独
LVPECL电源可以为2.5 V至3.3 V (标称值) 。
AD9517-4
是在工业中指定的操作
范围为-40 ° C至+ 85°C 。
1
应用
低抖动,低相位噪声时钟分配
10/40/100 Gb /秒的网络线卡,包括SONET ,
同步以太网, OTU2 / 3/4
前向纠错( G.710 )
时钟高速ADC , DAC的, DDS中, DDC的,公爵, MxFEs
高性能无线收发器
ATE和高性能仪器仪表
概述
AD9517-4
提供多路输出时钟分配
功能与亚皮秒级抖动性能,以及一个
片上PLL和VCO 。从1.45 GHz的片上VCO调谐
以1.80千兆赫。任选的,最多的一个外部VCO / VCXO
2.4GHz的都可以使用。
1
AD9517-4
强调低抖动和相位噪声
最大化数据转换器的性能,并且它可以有益于其他
应用苛刻的相位噪声和抖动要求。
AD9517是用于整个数据表来引用的所有成员
AD9517系列。然而,当AD9517-4时,它指的是特定
在AD9517家庭成员。
英文内容
信息ADI公司提供的被认为是准确和可靠。然而,没有
责任承担ADI公司供其使用,也为专利或其他任何侵权行为
第三方可能导致其使用的权利。规格如有变更,恕不另行通知。没有
获发牌照以暗示或其他方式ADI公司的任何专利或专利权。
商标和注册商标均为其各自所有者的财产。
文档反馈
一个技术的方式, P.O. 9106箱,诺伍德,MA 02062-9106 , U.S.A.
电话: 781.329.4700 2007-2013 ADI公司保留所有权利。
技术支援
www.analog.com
06428-001
串行控制端口
数字逻辑
AD9517-4
AD9517-4
目录
特点................................................. ............................................. 1
应用................................................. ...................................... 1
概述................................................ ......................... 1
功能框图............................................... ............... 1
修订历史................................................ ............................... 3
规格................................................. .................................... 4
电源要求............................................... 4 ........
PLL特征................................................ ...................... 4
时钟输入................................................ .................................. 6
时钟输出................................................ ............................... 6
时序特性................................................ ................ 8
时钟输出添加剂相位噪声(仅分发;
VCO分频器未使用) ............................................. ................. 9
时钟输出绝对相位噪声( VCO内部使用) .. 10
时钟输出绝对时间抖动(时钟发生器
使用内部VCO ) .............................................. .................... 11
时钟输出绝对时间抖动(时钟清理
使用内部VCO ) .............................................. .................... 11
时钟输出绝对时间抖动(时钟发生器
使用外部VCXO ) .............................................. ................ 11
时钟输出添加剂时抖动( VCO分频器
未使用) .............................. ...................................... 12
时钟输出添加剂时抖动( VCO分频器使用) ..... 12
延迟块加时间抖动............................................. 13
串行控制端口............................................... ...................... 13
PD , SYNC ,和RESET引脚........................................... .......... 14
LD ,状态和REFMON销........................................... 14
功耗................................................ ....................... 15
时序图................................................ ............................ 16
绝对最大额定值............................................... ........... 17
热阻................................................ .................... 17
数据表
ESD注意事项................................................ ................................ 17
引脚配置和功能描述........................... 18
典型性能特征........................................... 20
术语................................................. ................................... 26
详细框图............................................... ................. 27
工作原理............................................... ....................... 28
操作配置................................................ ...... 28
数字锁定检测( DLD ) ............................................ ........... 37
时钟分配................................................ ..................... 41
复位方式................................................ ................................ 49
掉电模式.............................................. .................... 50
串行控制端口............................................... .......................... 51
串行控制端口引脚说明....................................... 51
串行控制端口的一般操作............................... 51
指令字( 16位) ........................................... ..... 52
MSB / LSB优先传输............................................. .............. 52
热性能................................................ .................... 55
控制寄存器................................................ ............................ 56
控制寄存器映射概述.............................................. 56
控制寄存器映射说明......................................... 59
应用信息................................................ .............. 76
频率规划使用AD9517 .................................. 76
利用AD9517输出的ADC时钟应用.... 76
LVPECL时钟分配............................................... ...... 77
LVDS时钟分配............................................... ........... 77
CMOS时钟分配............................................... ......... 78
外形尺寸................................................ ....................... 79
订购指南................................................ .......................... 79
修订版E |页80 2
数据表
修订历史
3月13日 - 修订版。 D钮英文内容
更改表52 .............................................. .......................... 57
更改表57 .............................................. .......................... 70
1月12日 - 修订版。 C到Rev. D的
更改表62 .............................................. .......................... 75
5月11日 - 修订版。 B到C版
更改功能,应用程序,并概述
部分................................................. 1 ..............................................
切换到CPRSET引脚电阻参数,表1 .................... 4
更改表2 .............................................. .............................. 4
更改表4 .............................................. .............................. 6
更改为逻辑1电流和逻辑0当前
参数表15 .............................................. ......................... 14
更改表20 .............................................. .......................... 18
更改为标题,图8 ............................................ .............. 20
更改为标题,图15 ............................................ ............ 21
更改为标题,图25和图26 ............................. 23
加入图41 ;重新编号,按顺序............................... 25
更改片内VCO第........................................... .... 34
更改参考切换章节................................... 35
更改预分频,然后变化到
评论/条件列,表28 ................................... 36
更改为自动/内部保持模式科
和频率状态监控科....................................... 39
更改VCO校准部分........................................... 40
更改时钟分配部分........................................ 41
更改写第.............................................. ................. 51
改变指令字( 16位)第.................... 52
变化图65 .............................................. .......................... 53
切换到热性能第.................................... 55
更改注册地址量0x01C位[ 4 : 3 ] ,表52 ............ 56
更改地址0x017的位[ 1 : 0 ]和地址为0x018 ,
位[ 2:0] ,如表54 ......................................... ................................... 62
更改注册地址量0x01C位[ 5 : 1 ] ,表54 ............ 64
更改为LVPECL时钟分配部分......................... 77
5/10 -REV 。 A到版本B
更改默认LVDS / CMOS输出的价值观
表52节.............................................. ............................ 56
更改注册量0x140的位0 ;寄存器0x142的位0 ;
寄存器0x143的位0表57 .......................................... ......... 69
更新的外形尺寸,更改订购指南..... 78
1月10日 - 修订版。 0到版本A
AD9517-4
增加了48引脚LFCSP封装( CP- 48-8 ) ....................通用
更改功能,应用程序,并概述1 .....
更改为CPRSET引脚电阻参数.................................. 4
更改表4 .............................................. .............................. 6
更改V
CP
电源参数................................................ 14
更改表19 .............................................. .......................... 16
添加裸露焊盘符号图6 ;更改
表20 ................................................ ............................................. 17
切换到高频时钟分配-CLK或
外部VCO > 1600 MHz的部分;更改表22 .......... 27
更改表24 .............................................. .......................... 29
改变配置和寄存器设置部分........... 31
改变相位频率检测器( PFD )第................ 32
更改电荷泵( CP ) ,片上VCO , PLL
外部环路滤波器和PLL参考输入部分......... 33
切换到图46 ;补充图47 ......................................... 33
更改参考切换和VCXO / VCO
反馈分频器N-P , A, B,R第.................................... 34
更改表28 .............................................. .......................... 35
更改为缓缴部分.............................................. ............ 37
更改VCO校准部分........................................... 39
更改时钟分配部分........................................ 40
改变时钟频率分割单元;
更改为表34 .............................................. ............................ 41
更改通道分频器- LVDS / CMOS输出
部分;更改为表39 .............................................. ............. 43
更改写第.............................................. .................. 50
更改为MSB / LSB优先传输........................................... .. 51
变化图64 .............................................. .......................... 52
添加了散热性能部分.......................................... 54
更改0x003寄存器地址............................................. 。 55
更改表53 .............................................. .......................... 58
更改表54 .............................................. .......................... 59
更改表55 .............................................. .......................... 65
更改表56 .............................................. .......................... 67
更改表57 .............................................. .......................... 69
更改表58 .............................................. .......................... 71
更改表59 .............................................. .......................... 72
更改表60和表61 ........................................... ...... 74
增加了频率规划使用AD9517科............ 75
变化图70和图72 ;增加了图71 .............. 76
更改LVDS时钟分配部分............................ 76
添加裸露焊盘的符号来外形尺寸......... 78
更改订购指南.............................................. ............. 78
7月7日 - 修订版0 :初始版
修订版E |第80 3
AD9517-4
特定网络阳离子
数据表
典型给出了V
S
= V
S_LVPECL
= 3.3 V ± 5%; V
S
≤ V
CP
= 5.25 V ;牛逼
A
= 25 ;
SET
= 4.12 kΩ的; CP
RSET
= 5.1千欧,除非另有说明。
的最大值和最小值,给出了整个V
S
和T
A
( -40 ° C至+ 85°C )的变化。
电源要求
表1中。
参数
V
S
V
S_LVPECL
V
CP
RSET引脚电阻
CPRSET引脚电阻
旁路引脚电容
3.135
2.375
V
S
2.7
典型值
3.3
最大
3.465
V
S
5.25
10
单位
V
V
V
k
k
nF
测试条件/评论
3.3 V ± 5%
标称2.5 V至3.3 V± 5 %
标称3.3 V至5.0 V± 5 %
设置内部偏置电流;连接到接地
设置内部CP电流范围,名义上4.8毫安( CP_lsb = 600 μA) ;
实际的电流可以通过CP_lsb = 3.06 / CPRSET计算;连
对地
旁路内部LDO稳压器;必要LDO的稳定性;
连接到接地
4.12
5.1
220
PLL特性
表2中。
参数
VCO ( ON- CHIP)
频带
VCO增益(K
VCO
)
调谐电压(V
T
)
频推(开环)
相位噪声在100 kHz偏置
在1 MHz的相位噪声抵消
参考输入
差模( REFIN , REFIN )
输入频率
输入灵敏度
0
250
1450
50
0.5
1
109
128
V
CP
0.5
典型值
最大
1800
单位
兆赫
兆赫/ V
V
兆赫/ V
dBc的/赫兹
dBc的/赫兹
测试条件/评论
SEE
图15
SEE
图10
V
CP
≤ V
S
使用内部VCO时;此范围之外,
在CP杂散可能会增加由于CP的向上/向下的不匹配
F = 1625 MHz的
F = 1625 MHz的
差模(可容纳通过交流单端输入
接地无驱动输入)
低于约1兆赫的频率应该是直流耦合;当心
匹配V
CM
(自偏压)
PLL品质因数( FOM )的随压摆率提高
(见
图14
) ;输入灵敏度是足够的交流耦合
LVDS和LVPECL信号
REFIN的自偏压
1
REFIN的自偏压
1
自偏置
1
自偏置
1
两个单端CMOS兼容输入
压摆率> 50 V / μs的
压摆率> 50 V / μs的; CMOS电平
不应超过V
S
p-p
250
兆赫
mV的P-P
自偏压, REFIN
自偏压, REFIN
输入电阻, REFIN
输入电阻, REFIN
双通道单端模式( REF1 , REF2 )
输入频率(交流耦合)
输入频率(直流耦合)
输入灵敏度(交流耦合)
输入逻辑高
输入逻辑低电平
输入电流
脉冲宽度高/低
输入电容
相位/频率检测器( PFD )
PFD输入频率
反冲脉冲宽度
1.35
1.30
4.0
4.4
20
0
1.60
1.50
4.8
5.3
1.75
1.60
5.9
6.4
250
250
V
V
k
k
兆赫
兆赫
V P-P
V
V
A
ns
pF
0.8
2.0
100
1.8
2
100
45
1.3
2.9
6.0
0.8
+100
此值确定的允许输入的占空比,并且是
的时间,一个方波高/低
每个引脚, REFIN / REFIN ( REF1 / REF2 )
反冲脉冲宽度= 1.3纳秒, 2.9纳秒
反冲脉冲宽度= 6.0纳秒
寄存器0x017 [1:0 ]条件= 01b
寄存器0x017 [1:0 ] = 00B ;寄存器0x017 [1:0 ] = 11b时
寄存器0x017 [1:0 ] = 10b的
兆赫
兆赫
ns
ns
ns
修订版E |第80 4
数据表
参数
电荷泵( CP )
I
CP
吸入/源
高价值
低价值
绝对精度
CP
RSET
范围
I
CP
高阻抗模式泄漏
下沉和源电流匹配
I
CP
与CP
V
I
CP
与温度的关系
预分频器( N部分频器)
预分频器输入频率
P = 1 FD
P = 2 FD
P = 3 FD
P = 2的DM (2/3)
P = 4的DM (4/5)
P = 8 DM ( 8/9 )
P = 16 DM ( 16/17 )
P = 32 DM ( 32/33 )
预分频器输出频率
PLL分频延误
000
001
010
011
100
101
110
111
噪声特性
在带内相位噪声的电荷
泵/相位频率检测器
( In-Band这是在PLL的LBW)
频率为500 kHz PFD频率
在1 MHz PFD频率
在10 MHz PFD频率
在50 MHz的PFD频率
PLL品质因数( FOM )
典型值
最大
单位
AD9517-4
测试条件/评论
CP
V
是CP引脚电压; V
CP
是电荷泵电源电压
可编程
与CP
RSET
= 5.1 k
CP
V
= V
CP
/2 V
4.8
0.60
2.5
2.7/1
0
1
2
1.5
2
mA
mA
%
k
nA
%
%
%
0.5 < CP
V
& LT ; V
CP
0.5 V
0.5 < CP
V
& LT ; V
CP
0.5 V
CP
V
= V
CP
/2 V
VCXO / VCO反馈分频器N-P , A,B ,R
部分
300
600
900
200
1000
2400
3000
3000
300
关闭
330
440
550
660
770
880
990
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
ps
ps
ps
A, B计数器输入频率(预分频器输入频率除以P )
注册0x019 : R,位[5 : 3 ] ; N,位[ 2 : 0 ] ;看
表54
锁相环的带内相位噪声基底估计通过测量
在VCO和减法器的输出的带内相位噪声
20日志(N) (N为N分频器的值)
165
162
151
143
220
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
PLL数字锁定检测窗口
2
需要锁(边重合)
低量程( ABP 1.3纳秒, 2.9纳秒)
高量程( ABP 1.3纳秒, 2.9纳秒)
高量程( ABP 6.0纳秒)
解锁锁定后(滞后)
2
低量程( ABP 1.3纳秒, 2.9纳秒)
高量程( ABP 1.3纳秒, 2.9纳秒)
高量程( ABP 6.0纳秒)
1
2
3.5
7.5
3.5
7
15
11
ns
ns
ns
ns
ns
ns
参考转换速率> 0.25 V / ns的; FOM +10日志(F
PFD
)是一个近似
在PFD / CP的带内相位噪声的形变(在平区)
内部PLL环路带宽;运行闭环时,该
相位噪声,因为在VCO输出观测,增加
20日志(N )
当选择信号可在LD ,状态和REFMON销
通过相应的寄存器设置
通过寄存器0x017 [1: 0]和注册量0x018 [ 4 ]
寄存器0x017 [1:0 ] = 00b,那么的01b , 11b中;注册量0x018 [4] = 1b中
寄存器0x017 [1:0 ] = 00b,那么的01b , 11b中;注册量0x018 [4] = 0B
寄存器0x017 [1:0 ] = 10b中;注册量0x018 [4] = 0B
寄存器0x017 [1:0 ] = 00b,那么的01b , 11b中;注册量0x018 [4] = 1b中
寄存器0x017 [1:0 ] = 00b,那么的01b , 11b中;注册量0x018 [4] = 0B
寄存器0x017 [1:0 ] = 10b中;注册量0x018 [4] = 0B
REFIN REFIN和自偏置点略微偏移,以避免在一个开放的输入条件喋喋不休。
用于数字锁的可靠操作检测, PFD频率的周期必须大于向解锁后的锁定时间。
修订版E |第80 5
电路笔记
设备连接/参考
电路设计中采用ADI的产品
快速,自信地使用这些产品的配对。
欲了解更多信息和/或支持电话1-800- AnalogD
( 1-800-262-5643 )或访问www.analog.com/circuit 。
ADL5356
AD8376
AD9258
AD9517-4
1.2 GHz至2.5 GHz的双平衡混频器,
LO缓冲器, IF放大器和RF巴伦
超低失真IF双通道VGA
14位, 125 MSPS , 1.8 V双通道ADC
12路输出时钟发生器,
集成1.6 GHz的VCO
CN-0140
高性能,双通道IF采样接收器
电路功能与优势
这个电路是一个高性能,双通道IF采样
接收机,也被称为“主”和“多样性”接收器
基站术语。下变频接收机使用
的153.6兆赫单个中频频率与包括一个双
下变频混频器,数字控制双通道VGA ,双
ADC和时钟合成器。该电路需要一个传入
RF波形和输出两路14位分辨率的数字数据
流。它的高频优化的IF取样和
提供了出色的无杂散动态范围( SFDR )
79.61 dBc的带122.88 MSPS的采样率性能
在高增益设置。
爱普科斯(EPCOS)
B5206
SAW滤波器
电路描述
此电路包括RF前端,以及在IF采样
接收器。它是由一个双平衡混频器, IF宽带
SAW滤波器,数字控制双通道VGA ,以及双通道ADC 。该
电路还包括一个合成器,它产生ADC
采样时钟。
ADL5356
双平衡混频器设计为下变频
主要在1200 MHz和射频( RF )
与2500 MHz的降低中频( IF )
30兆赫和450兆赫。
5V
5V
18pF
1.8V 1.8V
AVDD DVDD
18pF
1H
470pF的330nH
330nH
CML
165
56nH
165
33
153.6MHz
72nH
58nH
1/2
AD8376
5
A0到
A4
309
3.3pF
330nH
20pF
330nH
1/2
AD9258
33Ω CML CLK +
14
18pF
5V
330nH
1.21k
GM
22pF
IN
ON
OP
5V
F
C
= 153.6MHz
BW = 20MHz的
330nH
390
5V
LG
LOI2
22pF
50
18pF
1H
470pF
CLK “
3V
122.88MHz
5V
0.1F
1:1
0.1F
AD9517-4
REFIN
REFIN
0.1F
200
200
OUT0
50
在REF
30.72MHz
57.6
0.1F
CP
绕行
50
在RF
1950MHz
CT
LOSW
OUT0
LF
0.1F
罗在
1796.4MHz
1.5k
470pF
430
10nF
0.22F
100pF
1/2
ADL5356
10nF
10pF
图1.宽带双通道IF采样接收器(原理示意图:接收器只有一半显示所有连接和去耦不显示。 )
第0版
ADI公司“实验室电路”的设计和ADI公司建
工程师。标准的工程实践中已采用的设计和施工
每个电路,其功能和性能已经过测试,在实验室环境中验证
在室温下进行。但是,你是全权负责测试电路,并确定其
适宜性和适用性的使用和应用。因此,在任何情况下,模拟
设备的直接的,间接的,特殊的,偶然的,后果性的或惩罚性赔偿因责任
无论什么原因连接到使用任何“线路从实验室” (续最后一页)
.
一个技术的方式, P.O. 9106箱,诺伍德,MA 02062-9106 , U.S.A.
联系电话: 781.329.4700
www.analog.com
传真: 781.461.3113
2010 ADI公司保留所有权利。
08713-001
笔记
1.所有引脚连接ADL5356 , AD8376 , AD9258和AD9417不显示。
查阅产品数据表的详细信息。
CN-0140
RF和LO输入端口已经交流耦合,以防止
从损坏RF巴伦或LO输入不为零的直流电压
电路,这是ADL5356的一部分。在ADL5356是
单端LO的操作配置推荐
0 dBm的LO驱动器。随着混合器的LOSW引脚接地,
唯一的两个LO通道( LOI2 )一个用于在该电路中。
混频器差分IF接口需要拉阻风门
电感偏置集电极开路输出,并设置
输出阻抗匹配。扼流圈的阻抗分流
用于耦合的直流电流转换为IF放大器电感器应
进行选择,以提供所需的输出回波损耗。现实
混频器的输出阻抗的部分约为200 Ω ,
这不匹配的许多常用SAW滤波器
需要一个变压器。
接收机频道滤波是通过一主要进行
153.6兆赫, 20兆赫带宽爱普科斯型号B5206 SAW滤波器
随后的混合器。这种典型的插入损耗(IL )
过滤器是大约9dB 。这种自然的匹配阻抗
SAW滤波器为100 Ω差分。一个简单的L- C反应网络
匹配SAW滤波器向混合器200 Ω的差分输出
AD8376
VGA 150 Ω差分输入阻抗。
表1突出了双通道混频器的级联性能
加SAW滤波器。请注意, IP3为三阶截取点;
IP1dB被称为输入-1 dB压缩点;和NF是
噪声系数。
24 dB的接收器增益控制是由AD8376提供
这是为优化ADC双通道,高输出线性VGA
连接。两个独立的5位二进制码改变每个
以1 dB衰减器设置的步骤,使得每个的增益
放大器可从20分贝设为-4分贝。输出第三
为了截取点( IP3 )和本底噪声基本保持
整个24分贝可用增益范围内保持恒定。这是一个有价值的
中的可变增益接收器特征,其中,期望
保持恒定的瞬时动态范围的
接收器增益修改。在AD8376的输出IP3和
随后的抗混叠滤波器是超过50 dBm的用
2 V峰 - 峰值复合信号。
该AD8376提供了一个150 Ω输入阻抗,调谐到
驱动150 Ω负载阻抗。集电极开路输出
结构需要通过一个外部偏置网络的直流偏置。一
组1 μH扼流圈电感上的每个通道输出使用
电路笔记
提供偏置的集电极开路输出引脚。一个优化
差分四阶带通抗混叠滤波器
在DGA的输出之前的模拟 - 数字实现
转换。请注意,抗混叠滤波器终止
分流约300 Ω输入和输出电阻。分流
电阻在过滤器的两端, 309 Ω在输入端和
330 Ω (由两个165 Ω偏置设置电阻),在输出端,
结合起来,与标称150 Ω负载呈现AD8376
阻抗。
带通抗混叠衰减的输出噪声
预期奈奎斯特频率区域外的AD8376 。在一般情况下,该
SNR通过包括合理的顺序提高几个分贝
抗混叠滤波器。抗混叠滤波器是由四分之一
订购巴特沃思滤波器的谐振储能电路。该
谐振回路有助于确保ADC输入貌似真实
由共振出在目标中心频率阻力
ADC的负载电容部分(见
AN-742
AN-827
应用笔记) 。此外, AC耦合电容和
偏置扼流圈会将更多零点引入传递
功能。整体频率响应呈现出带通
特性,有助于抑制噪声的目的之外
Nyquist区。该过滤器为中心提供20 MHz的通带
在153.6 MHz的0.3 dB平坦度和的插入损耗
大约3dB 。
使用的ADC为14位
AD9258,
该样本率
高达125 MSPS 。在AD9258的模拟输入由驱动
AD8376通过带通抗混叠滤波器。该ADC
采样速率设置为122.88 MSPS与满量程输入范围
为2 V峰 - 峰值。的AD9258差分时钟信号由设置
在AD9517-4 ,带有片上VCO时钟发生芯片。该
LVPECL电平输出, OUT0 ,用于低抖动。该
AD9517-4
采用了1474.56 MHz的内部VCO频率
导出122.88 MHz的输出时钟到ADC。环路滤波器,
设计成与
ADISimCLK
模拟软件,提供
一个60千赫兹的截止频率和50的相位裕度° ,使
约160飞秒RMS定时抖动。这种抖动对应于
的76分贝理论信噪比,假设153.6 MHz的输入,用
式的SNR = 20的日志(1 / 2π
×
f
IN
× t
j
).
采用这种电路,卓越的SFDR性能
79.61 dBc的在153.6兆赫在最大增益达到,
如图2中所示。
表1.级联的双通道混频器加SAW滤波器的性能( RF = 1950 MHz的LO = 1796.4 MHz的IF = 153.6兆赫,
RF功率= -10 dBm时, LO功率为0 dBm的)
增益(dB )
ADL5356
ADL5356 + SAW
8.2
0.3
IP3 ( dBm的)
30.0
28.6
IP1dB ( dBm的)
11.5
11.7
NF( dB)的
9.7
10.9
第0版|第4页2
电路笔记
CN-0140
电路如图1为1950年MHz的RF输入信号图2.测单频性能。采样频率= 122.88 MSPS , IF输入= 153.6兆赫
常见变化
前端低噪声放大器和衰减器不包括在该电路中
但是可以很容易地接口到50Ω单端RF输入
在ADL5356混频器。对于一个完整的接收器设计,
ADL5521/ADL5523
低噪声放大器可被结合。
采用ADL5356的标准配置允许
接收RF信号的从1.2千兆赫至2.4千兆赫,但它是
可以使用
ADL5358
混频器,其中包括RF输入
频率从500 MHz到1700 MHz的。
在爱普科斯( www.epcos.com ) SAW滤波器后面的混频器和
提供了必要的通道选择带宽
范围从20兆赫至40兆赫,这取决于所选择的
过滤器。所示电路使用20 MHz带宽, 153.6兆赫
中心SAW滤波器(产品型号:B5206 ),但也可以
容纳其它引脚兼容的过滤器。
一些经验优化可能需要帮助
补偿实际的PCB寄生效应的SAW滤波器匹配
和抗混叠滤波器的实现。设计的细节
级间滤波器可以在被发现
AN-742
AN-827
应用笔记。
以确保频带响应的可重复性, 1%电容
推荐用于SAW滤波器匹配元件和
抗混叠滤波器。此外,使用Coilcraft 0603CS或类似
电感建议。其他电阻器,电容器,和
电感器可以为10 %的值。
出色的布局,接地和去耦技术必须是
为了实现从期望的性能利用
电路本文所讨论。至少,一个4层PCB
应该用一个接地层,一层为电源层中使用
层,和两个信号层。
所有IC电源引脚都必须去耦至地平面
低电感多层陶瓷电容器( MLCC )
0.01 μF至0.1μF (为简单起见,未在图中示出)。
应遵循各数据表的建议和
in
教程MT- 101 。
该产品的评估板应咨询
建议布局和关键元件布局。这些
可以通过产品页面的设备进行访问。
即使AD8376和AD9258 (或其它ADC)可
从不同电源供电,顺序不是问题
因为输入信号到ADC是交流耦合的。
个人数据资料的ADC应咨询
关于AVDD和DVDD的正确顺序
电源供应器(如独立的电源使用) 。
第0版|第4页3
08713-002
CN-0140
了解更多
AN- 742应用笔记。
频域响应
开关电容的ADC 。
ADI公司。
AN- 827应用笔记。
一个接口的匹配方法
放大器与开关电容ADC 。
ADI公司。
CN -0002电路笔记,
使用AD8376 VGA驱动来宽
ADC的带宽高IF交流耦合应用,
ADI公司。
CN -0046电路笔记,
超低失真差分
RF / IF前端高速ADC ,
ADI公司。
凯斯特,沃尔特。
高速系统的应用,
第2章
“优化数据转换器接口, ” ADI公司,
2006.
MT- 007教程,
孔径时间,孔径抖动,孔径延迟
时间删除混乱,
ADI公司。
MT- 031教程,
接地数据转换器及解决
的"AGND"和"DGND"神秘,
ADI公司。
MT- 073教程,
高速可变增益放大器(VGA ) ,
ADI公司。
MT- 075教程,
用于高速ADC差分驱动器
概述,
ADI公司。
MT- 101教程,
去耦技术,
ADI公司。
电路笔记
数据手册和评估板
AD8376数据手册
AD9258数据手册
AD9258评估板
AD9517-4数据表
AD9517-4评估板
ADL5356数据表
ADL5356评估板
修订历史
1月10日 - 修订版0 :初始版
(从第一页) "Circuits从Lab"仅用于与ADI的产品使用,并且ADI公司或者其授权的知识产权。虽然你可能
使用"Circuits从Lab"在产品的设计,没有其他获发牌照以暗示或其他方式由应用程序或使用任何专利或其他知识产权
从Lab"的"Circuits 。信息ADI公司提供的被认为是准确和可靠。然而,从Lab" "Circuits供给"as is"和未经任何保证
样,明示,暗示或法定的,包括但不限于对适销性或适用性的任何暗示的保证适用于特定用途,不承担责任
由Analog Devices供其使用,也不对第三方专利或其他权利的任何侵犯,可能导致从他们的使用它。 ADI公司保留更改任何"Circuits权
从Lab" ,恕不另行通知,但没有义务这样做。商标和注册商标均为其各自所有者的财产。
2010 ADI公司保留所有权利。商标
注册商标均为其各自所有者的财产。
CN08713-0-1/10(0)
第0版|第4页4
查看更多AD9517-4PDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    AD9517-4
    -
    -
    -
    -
    终端采购配单精选

查询更多AD9517-4供应信息

深圳市碧威特网络技术有限公司
 复制成功!