【特点10位分辨率1.5 GSPS采样率可选择的1：2或1： 4解复用输出500 mVpp的100Ω差】,IC型号AT84AS003TP-EB,AT84AS003TP-EB PDF资料,AT84AS003TP-EB经销商,ic,电子元器件-51电子网

特点

10位分辨率

1.5 GSPS采样率

可选择的1：2或1： 4解复用输出

500 mVpp的100Ω差分或单端50Ω模拟输入

100Ω差分或单端50Ω输入时钟

LVDS输出的兼容性

功能：

- ADC增益调整

- 采样延迟调整

- 1 ： 4解复用同步或交错式数字输出

- 数据就绪输出，带异步复位

- 超出范围的输出位（第11位）

功耗： 6.5W

电源： -5V ， -2.2V ， 3.3V和V

PLUSD

输出电源

包

- 下腔EBGA 317 （增强型球栅阵列）

- 25 ×35 mm总尺寸

10-bit

1.5 GSPS ADC

同

1：4多路分解器

AT84AS003

摘要

表演

3 GHz的全功率模拟输入带宽

±0.4 dB增益平坦度从DC至1.5 GHz的

在FS = 1.5 GSPS ，完整奈奎斯特区域的单音性能

–

ENOB = 8.0有效位，女

= 750 MHz的

SNR = 52 dB的SFDR = -60 dBFS的，女

= 750 MHz的

FIN1 = 745兆赫， FIN2 = 755兆赫： IMD3 = -60 dBFS的

FIN1 = 1244兆赫， FIN2 = 1255兆赫： IMD3 = -60 dBFS的

双音性能（ IMD3 ）在FS = 1.5 GSPS （ -7 dBFS的每个音）

筛选

温度范围：

–

> 0 ℃;牛逼

< 90 ° C（商业“C”级）

> -20 ℃;牛逼

< 110 ° C（工业“V”级）

应用

直接RF下变频

超宽带卫星接收机

雷达及对策

高速采集系统

高能物理

自动测试设备

描述

该AT84AS003结合了10位1.5 GSPS模拟 - 数字转换器和一个1:4

多路分解器，专为宽带信号的精确数字化。

它具有位8.0有效位数（ ENOB）和-60 dBFS的无杂散动态

范围（SFDR ）为1.5 GSPS在整个第一Nyquist区。

5403AS–BDC–10/04

这是一个总结性文件。一个完整的文档不

此时可用。欲了解更多信息，请联系

当地爱特梅尔销售办事处。

1 ： 4解复用数字输出为LVDS逻辑兼容，便于接口安排

荷兰国际集团与标准的FPGA或DSP .The AT84AS003运行速度高达1.5 GSPS ，不

ADC和多路分解器之间的同步的附加调谐。

该AT84AS003采用的是25 × 35毫米EBGA317包。这个包有

相同的TCE为FR4板，当经受大的热将提供优良的可靠性

的变化。

图1 。

框图

BIST

ASYNRST

PGEB

DRRB

SDA

CLK / CLKN

SDA

端口A

AOR / AORN

端口B

BOR / BORN

端口C

COR /玉米

端口D

DOR / DORN

DR / DRN

LVDS缓冲器

逻辑块

QUANTIZER

VIN

S / H

VINN

多路解复用器

1：2或1：4的

B / GB

睡觉

斯塔格

DRTYPE

AT84AS003

5403AS–BDC–10/04

AT84AS003

实用

描述

该AT84AS003是一个10位1.5 GSPS模数转换器结合一个高速信号分离器

（多路分解器），用于降低的LVDS输出比特流（ 10位数据和一个出的范围位）

由2或4的一个因素。

在ADC从模拟输入到数字输出工作在全差分模式。它

提供了一个片上100Ω差分端接时钟输入。模拟输入

500 mVpp的一个100Ω差分输入阻抗。 50Ω反向端接有

所需的模拟输入。它们应该放在尽可能接近的EBGA

包的输入引脚（ 2毫米最大值）。输出时钟和输出数据为LVDS

兼容（ 100Ω差分端接）。

该AT84AS003 ADC具有两个异步复位：

DRRB ，这确保了在第一数字化数据对应于第一获取

ASYNCRST ，初始化多路分解器

增益控制销的GA是用来精细地调节ADC的增益为单位增益。

控制销的B / GB被设置到选择的二进制或灰色数据输出格式。

一个采样延迟调整功能（ SDA ，通过SDAEN信号激活）可使用

以微调ADC的孔径延迟约其标称值约为120 ps的。

交织多个ADC时，此功能非常有用。

控制销的B / GB被设置到选择的二进制或灰色数据输出格式。

（通过CLKDACTRL控制）的可调延迟单元是集成ADC和之间

在时钟路径中的多路分解器，以根据在所述时钟对准的微调数据

ADC和多路分解器之间的接口。这个延迟可以从-250被调谐到250 ps的

围绕一个中心的默认值，采用了500 ps的典型的调谐范围。不应该调整

所必需的工作频率高达1.5 GSPS 。

还提供了一个额外的独立的延迟单元。它通过模拟DACTRL CON-控制

控制输入，并通过DAEN激活。调谐范围典型地是500 ps的。

一个模式发生器（ PGEB ）集成在ADC模块用于调试目的或

采集设置。类似地，一个内置自测试（ BIST）提供了一种用于快速调试

多路分解器模块。

（： 2或1： 4的比例1）的多路分解器比可以采用RS进行选择。

两种模式的输出时钟（通过DRTYPE ）是可选的：

DR模式：仅在输出时钟的上升沿EGDE被激活，则输出时钟速率是

相同的输出数据速率

DR / 2模式：同时输出时钟的上升沿和下降沿都有效时，输出

时钟速率的一半的输出数据速率

交错：奇数和偶数位用半个周期的数据输出延时

同步：偶数和奇数位是在同一时间输出

该AT84AS003的数据是在两种不同的模式输出：

的睡眠模式被设置以降低所述多路分解器模块的功耗。

管芯结温监测还提供以方便的管理

结温度，通过感测上的电压降在两个二极管上实现

ADC和DMUX分别靠近芯片的热点。

该AT84AS003递送增强型球栅阵列（ EBGA ）。其三氯乙烯，这是

类似于FR4材料制成，使得它非常适合于暴露于应用

大热的变化。

5403AS–BDC–10/04

表1中。

功能说明

名字

CCA

CCD

MINUSD

PLUSD

AGND

DGND

CLK ， CLKN

VIN ， VINN

DRRB

ASYNCRST

DR / DRN

A0…A9

A0N…A9N

AOR ， AORN

B0…B9

B0N…B9N

BOR ， BORN

C0…C9

C0N…C9N

COR ，玉米

D0…D9

D0N…D9N

功能

模拟3.3VV电源

数字3.3V电源

模拟-5V电源

数字-2.2V电源

输出2.5电源

模拟地

数字地

输入时钟信号

模拟量输入数据

ADC复位

多路分解器异步复位

输出时钟信号

输出数据端口A

额外的输出位端口A

输出数据端口B

额外的输出位端口B

输出数据端口C的

额外的输出位C口

输出数据D口

名字

DOR ， DORN

CLKDACTRL

DACTRL

daen

DAI ，岱恩

DAO ， Daon公司

SDA

SDAEN

PGEB

B / GB

睡觉

斯塔格

CLKTYPE

DRTYPE

BIST

二极管ADC

二极管多路分解器

功能

额外的输出位D口

多路分解器比选择信号

时钟延迟单元的控制信号

对于独立的延迟控制信号

CELL

使能信号独立的延时单元

对于独立的延时单元的输入信号

对于独立的延时输出信号

CELL

ADC增益调整

ADC采样延迟调整

ADC SDA启用

ADC码型发生器

二进制或灰色的输出码的选择

睡眠模式选择信号

交错模式选择数据

输出

输入时钟类型选择信号

输出时钟类型选择信号

机内自测试

二极管管芯结温

监测器（ADC）

二极管管芯结温

监测（ DMUX ）

AT84AS003

5403AS–BDC–10/04

AT84AS003

图2中。

器件的引脚

VCCA

VEE

VMINUSD VCCD

VPLUSD

3.3V

-5V -2.2V 3.3V 2.5V

AT84AS003

VIN ， VINN

CLK ， CLKN

DRRB

ASYNCRST

SDAEN

SDA

PGEB

B / GB

DACTRL

CLKDACTRL

DAI ，岱恩

睡觉

斯塔格

CLKTYPE

daen

BIST

DRTYPE

[A0…A9]

[A0N…A9N]

AOR ， AORN

[B0…B9]

[B0N…B9N]

BOR ， BORN

[C0…C9]

[C0N…C9N]

COR ，玉米

[D0…D9]

[D0N…D9N]

DOR ， DORN

DR ， DRN

DAO ， Daon公司

二极管ADC

二极管多路分解器

AGND

DGND

5403AS–BDC–10/04