【特点从功能和引脚兼容Atmel的抗辐射AT40KAL系列超高性能- 系统加速到85 MHz的- 阵列】,IC型号AT40KAL,AT40KAL PDF资料,AT40KAL经销商,ic,电子元器件-51电子网

特点

从功能和引脚兼容Atmel的抗辐射AT40KAL系列

超高性能

- 系统加速到85 MHz的

- 阵列乘法器> 45兆赫

- 14 ns的灵活的SRAM

- 在每个单元内部三态功能

FreeRAM

- 灵活的单/双端口，同步/异步14纳秒SRAM

- 18432位逻辑单元的分布式SRAM独立的AT40KAL的

384 PCI兼容的I / O

- 可编程的输出驱动

- 快速，灵活的数组访问便于针锁

8个全局时钟

- 快速，低偏移的时钟分配

- 可编程的上升/下降沿转换

- 分布式时钟关断功能的低功耗管理

- 全局复位/异步重置选项

- 4其他专用PCI时钟

缓存逻辑

动态全部/部分可重构系统内

- 通过串行或并行模式无限制可重编程

- 启用自适应设计

- 启用快速矢量乘法器更新

- 快速更换

工具快速，方便的设计变更

封装选项

- MQFPF160

行业标准的设计工具

- 无缝集成（库，接口，完全回注）用的Exemplar

导师

， Synplicity公司

- 时序驱动布局&路由

- 自动/交互式多片分区

- 快速，高效合成

- 超过75自动组件生成器创建1000

可重复使用的，完全确定的逻辑和RAM功能

知识产权内核

- FIR滤波器， UART接口， PCI ， FFT和其他系统级功能

轻松迁移到爱特梅尔门阵列用于大批量生产

电源电压3.3V

设计工具

- ATDH40M ：母板

- ATDH40D160M ：子板的MQFPF160

- ATDS2100PC ： IDS软件设计工具包

- ATDH 2225 ： AT17系列配置存储器的ISP下载

QML Q质量等级

军事

可重复编程

用的FPGA

FreeRAM

AT40KAL

初步

牧师4263B - AERO - 6月3日

***

表1中。

AT40KAL

设备

可用门

行×列

细胞

RAM位

I / O （最大）

注意：

1.封装FCK将有8更少的时钟。

AT40KAL040

40K - 50K

48 x 48

2,304

3,048

(1)

18,432

384

描述

该AT40KAL是一家完全符合PCI标准的，基于SRAM的FPGA采用分布式

14 ns的可编程同步/异步双端口/单端口SRAM ， 8全球

时钟，缓存逻辑能力（部分或完全可重配置而不会丢失数据），自动

MATIC组件发电机， 50000可用门。 I / O数从128到

384在航空航天标准封装和支持3.3V 。

该AT40KAL的目的是迅速实现高性能，大的门数

在PC上使用，通过使用合成和基于原理图的工具的设计和

孙

平台。 Atmel的设计工具提供行业标准的无缝集成

工具，如Synplicity公司，的ModelSim ，范例， Viewlogic系。请参阅IDS数据表

其他支持的工具。

该AT40KAL可以用作一个协处理器，用于高速（ DSP /处理器为基础）

设计通过实施各种计算密集型算法功能。这些

包括自适应有限脉冲响应（FIR ）滤波器，快速傅里叶变换（ FFT）

卷积器，内插器和离散余弦变换（ DCT）的所需要的

视频压缩和解压缩，加密，卷积和其他多媒体

应用程序。

该AT40KAL FPGA提供了一个获得专利的分布式11 - 13 ns的SRAM能力，其中

RAM可以用作不失去逻辑资源。多个独立，同步或

异步双端口或单端口RAM功能（先进先出，便笺等）可以是

采用Atmel公司的宏生成工具创建的。

该AT40KAL的专利有直接的水平，垂直和对角8面核心单元

细胞与细胞间的连接实现了超高速阵列乘法器，无需使用任何车制

资源。该AT40KAL的缓存逻辑能力使得大量设计

系数和变量，以一个非常小的量的硅来实现，从而使

成本比传统的FPGA低得多的系统运行速度很大的改进。

该AT40KAL能够实现缓存逻辑（动态全/部分逻辑recon-的

成形，而不丢失数据，上的即时）用于构建自适应逻辑和系统。如

新逻辑功能是必需的，它们可以被加载到高速缓存中的逻辑，而不会失去

的数据已经存在或破坏芯片的其余部分的操作;更换或

补充活性逻辑。该AT40KAL可以作为可重构共同proces-

SOR 。

该AT40KAL FPGA系列能够实现用户自定义的，自动gen-

erated ，在多个设计中的宏;速度和功能不受宏

取向或目标设备的密度。这使得最快，最可预测的，

高效的FPGA设计方法，并通过重复使用已经证明最大限度地减少设计风险

功能。自动组件发电机无缝工作与行业标

快速，灵活，

高效SRAM

快速，高效的阵列和

矢量乘法

缓存逻辑设计

自动组件

发电机

AT40KAL

4263B–AERO–06/03

AT40KAL

准原理和综合工具来创建最快速，最高效的设计可用

能。

该专利AT40KAL系列架构采用小对称电网还

强大的细胞连接的柔性总线连接的网络。独立控制的时钟

和复位管理单元的每一列。该阵列由可编程I / O所包围。

器件提供50000可用门，并有3,056寄存器。 AT40KAL系列FPGA

利用可靠的0.35μ单聚， 4金属CMOS工艺，100 ％经过工厂测试。

Atmel的PC机和工作站为基础的集成开发系统（ IDS）是用来cre-

吃AT40KAL系列的设计。多种设计输入方法的支持。

爱特梅尔架构的开发是为了提供最高的性能水平，

功能密度和设计灵活性在FPGA中。细胞爱特梅尔阵列中的

小型，高效并能实现任何对的（相同的）的布尔函数3

输入或四个输入任何一个布尔函数。细胞的小尺寸导致的阵列

用大量的细胞，大大乘以每个单元中的功能。一个简单的，

高速总线连接的网络提供了中快速，高效的沟通和

长的距离。

4263B–AERO–06/03

对称

ARRAY

在爱特梅尔架构的心脏是相同的细胞（图1 ）的对称排列。

该阵列是连续的，从一个边缘到另一个时，除了总线中继器隔开

每四个单元（图2第5页）。在每个中继器行和同事的交点

UMN是由相邻的巴士到达32 ×4的RAM块。该内存可配置

无论是作为单端口或双端口RAM的

(1)

与同步或asynchro-

理性的操作。

注意：

1.最右边的列可以只用作单端口RAM。

图1 。

对称阵列由I / O环绕（ AT40K20 ）

= I / O焊盘

= AT40K细胞

=直放站行

=直放站列

= FreeRAM

注意：

AT40KAL已注册的I / O 。集团启用OBUF的每个扇区为三态。

AT40KAL

4263B–AERO–06/03

AT40KAL

图2中。

平面图（代表性的部分）

(1)

=垂直直放站

=水平直放站

=核心单元

内存

注意：

1.再生中继器的信号，并可以任何总线连接到任何其他总线（所有路径 -

方式是合法的）在同一平面上。每个中继器具有连接到两个相邻的

本地总线段和两个明确的总线段。这是通过使用自动完成

集成开发系统（ IDS）的工具。

4263B–AERO–06/03

特点

从功能和引脚兼容Atmel的抗辐射AT40KAL系列

超高性能

- 系统加速到85 MHz的

- 阵列乘法器> 45兆赫

- 14 ns的灵活的SRAM

- 在每个单元内部三态功能

FreeRAM

- 灵活的单/双端口，同步/异步14纳秒SRAM

- 18432位逻辑单元的分布式SRAM独立的AT40KAL的

384 PCI兼容的I / O

- 可编程的输出驱动

- 快速，灵活的数组访问便于针锁

8个全局时钟

- 快速，低偏移的时钟分配

- 可编程的上升/下降沿转换

- 分布式时钟关断功能的低功耗管理

- 全局复位/异步重置选项

- 4其他专用PCI时钟

缓存逻辑

动态全部/部分可重构系统内

- 通过串行或并行模式无限制可重编程

- 启用自适应设计

- 启用快速矢量乘法器更新

- 快速更换

工具快速，方便的设计变更

封装选项

- MQFPF160

行业标准的设计工具

- 无缝集成（库，接口，完全回注）用的Exemplar

导师

， Synplicity公司

- 时序驱动布局&路由

- 自动/交互式多片分区

- 快速，高效合成

- 超过75自动组件生成器创建1000

可重复使用的，完全确定的逻辑和RAM功能

知识产权内核

- FIR滤波器， UART接口， PCI ， FFT和其他系统级功能

轻松迁移到爱特梅尔门阵列用于大批量生产

电源电压3.3V

设计工具

- ATDH40M ：母板

- ATDH40D160M ：子板的MQFPF160

- ATDS2100PC ： IDS软件设计工具包

- ATDH 2225 ： AT17系列配置存储器的ISP下载

QML Q质量等级

军事

可重复编程

用的FPGA

FreeRAM

AT40KAL

初步

牧师4263B - AERO - 6月3日

***

表1中。

AT40KAL

设备

可用门

行×列

细胞

RAM位

I / O （最大）

注意：

1.封装FCK将有8更少的时钟。

AT40KAL040

40K - 50K

48 x 48

2,304

3,048

(1)

18,432

384

描述

该AT40KAL是一家完全符合PCI标准的，基于SRAM的FPGA采用分布式

14 ns的可编程同步/异步双端口/单端口SRAM ， 8全球

时钟，缓存逻辑能力（部分或完全可重配置而不会丢失数据），自动

MATIC组件发电机， 50000可用门。 I / O数从128到

384在航空航天标准封装和支持3.3V 。

该AT40KAL的目的是迅速实现高性能，大的门数

在PC上使用，通过使用合成和基于原理图的工具的设计和

孙

平台。 Atmel的设计工具提供行业标准的无缝集成

工具，如Synplicity公司，的ModelSim ，范例， Viewlogic系。请参阅IDS数据表

其他支持的工具。

该AT40KAL可以用作一个协处理器，用于高速（ DSP /处理器为基础）

设计通过实施各种计算密集型算法功能。这些

包括自适应有限脉冲响应（FIR ）滤波器，快速傅里叶变换（ FFT）

卷积器，内插器和离散余弦变换（ DCT）的所需要的

视频压缩和解压缩，加密，卷积和其他多媒体

应用程序。

该AT40KAL FPGA提供了一个获得专利的分布式11 - 13 ns的SRAM能力，其中

RAM可以用作不失去逻辑资源。多个独立，同步或

异步双端口或单端口RAM功能（先进先出，便笺等）可以是

采用Atmel公司的宏生成工具创建的。

该AT40KAL的专利有直接的水平，垂直和对角8面核心单元

细胞与细胞间的连接实现了超高速阵列乘法器，无需使用任何车制

资源。该AT40KAL的缓存逻辑能力使得大量设计

系数和变量，以一个非常小的量的硅来实现，从而使

成本比传统的FPGA低得多的系统运行速度很大的改进。

该AT40KAL能够实现缓存逻辑（动态全/部分逻辑recon-的

成形，而不丢失数据，上的即时）用于构建自适应逻辑和系统。如

新逻辑功能是必需的，它们可以被加载到高速缓存中的逻辑，而不会失去

的数据已经存在或破坏芯片的其余部分的操作;更换或

补充活性逻辑。该AT40KAL可以作为可重构共同proces-

SOR 。

该AT40KAL FPGA系列能够实现用户自定义的，自动gen-

erated ，在多个设计中的宏;速度和功能不受宏

取向或目标设备的密度。这使得最快，最可预测的，

高效的FPGA设计方法，并通过重复使用已经证明最大限度地减少设计风险

功能。自动组件发电机无缝工作与行业标

快速，灵活，

高效SRAM

快速，高效的阵列和

矢量乘法

缓存逻辑设计

自动组件

发电机

AT40KAL

4263B–AERO–06/03

AT40KAL

准原理和综合工具来创建最快速，最高效的设计可用

能。

该专利AT40KAL系列架构采用小对称电网还

强大的细胞连接的柔性总线连接的网络。独立控制的时钟

和复位管理单元的每一列。该阵列由可编程I / O所包围。

器件提供50000可用门，并有3,056寄存器。 AT40KAL系列FPGA

利用可靠的0.35μ单聚， 4金属CMOS工艺，100 ％经过工厂测试。

Atmel的PC机和工作站为基础的集成开发系统（ IDS）是用来cre-

吃AT40KAL系列的设计。多种设计输入方法的支持。

爱特梅尔架构的开发是为了提供最高的性能水平，

功能密度和设计灵活性在FPGA中。细胞爱特梅尔阵列中的

小型，高效并能实现任何对的（相同的）的布尔函数3

输入或四个输入任何一个布尔函数。细胞的小尺寸导致的阵列

用大量的细胞，大大乘以每个单元中的功能。一个简单的，

高速总线连接的网络提供了中快速，高效的沟通和

长的距离。

4263B–AERO–06/03

对称

ARRAY

在爱特梅尔架构的心脏是相同的细胞（图1 ）的对称排列。

该阵列是连续的，从一个边缘到另一个时，除了总线中继器隔开

每四个单元（图2第5页）。在每个中继器行和同事的交点

UMN是由相邻的巴士到达32 ×4的RAM块。该内存可配置

无论是作为单端口或双端口RAM的

(1)

与同步或asynchro-

理性的操作。

注意：

1.最右边的列可以只用作单端口RAM。

图1 。

对称阵列由I / O环绕（ AT40K20 ）

= I / O焊盘

= AT40K细胞

=直放站行

=直放站列

= FreeRAM

注意：

AT40KAL已注册的I / O 。集团启用OBUF的每个扇区为三态。

AT40KAL

4263B–AERO–06/03

AT40KAL

图2中。

平面图（代表性的部分）

(1)

=垂直直放站

=水平直放站

=核心单元

内存

注意：

1.再生中继器的信号，并可以任何总线连接到任何其他总线（所有路径 -

方式是合法的）在同一平面上。每个中继器具有连接到两个相邻的

本地总线段和两个明确的总线段。这是通过使用自动完成

集成开发系统（ IDS）的工具。

4263B–AERO–06/03