【特点单2.7V - 3.6V电源串行外设接口（SPI ）兼容- 支持SPI模式0和3- 支持急流操作】,IC型号AT25DQ161-SH-B,AT25DQ161-SH-B PDF资料,AT25DQ161-SH-B经销商,ic,电子元器件-51电子网

特点

单2.7V - 3.6V电源

串行外设接口（SPI ）兼容

- 支持SPI模式0和3

- 支持急流操作

- 支持双核和四输入程序

- 支持双核和四输出读

很高的工作频率

- 100兆赫的急流

- 85兆赫的SPI

- 时钟到输出（T

的） 5 ns最大

灵活，优化的擦除架构代码+数据存储应用

- 统一4KB的块擦除

- 统一的32 KB的块擦除

- 统一的64 KB的块擦除

- 整片擦除

单个扇区保护与全球保护/撤消功能

- 32个扇区的64字节每

保护部门通过WP引脚硬件控制锁

部门锁定

- 使64字节扇区的任何组合永久只读

128字节的可编程OTP安全注册

灵活的编程

- 字节/页编程（ 1到256字节）

快速编程和擦除时间

- 1.0毫秒的典型页编程（ 256字节）的时间

- 50毫秒典型4KB的块擦除时间

- 250毫秒典型的32字节块擦除时间

- 400毫秒典型的64字节块擦除时间

编程和擦除暂停/恢复

自动检查和擦除/编程故障报告

软件控制的复位

JEDEC标准制造商和设备ID阅读方法

低功耗

- 5毫安读操作工作电流（典型值在20兆赫）

- 5 μA深度掉电电流（典型值）

耐力：100,000编程/擦除周期

数据保存时间：20年

符合工业温度范围内

行业标准的绿色（无铅/无卤化物/ RoHS标准）封装选择

- 8引脚SOIC （ 150密耳和208密耳宽）

- 8 - 垫超薄DFN （ 5× 6 ×0.6 MM）

16-Megabit

2.7-volt

最低

SPI串行闪存

内存

双I / O和

四I / O

支持

AT25DQ161

初步

8671A–DFLASH–07/09

1.描述

该AT25DQ161是在各种各样的设计使用一个串行接口的闪存设备

大批量消费类应用程序中，程序代码从Flash阴影

内存为执行嵌入式或外部RAM 。的灵活的擦除架构

AT25DQ161 ，其擦除粒度小至4千字节，使其非常适用于数据存储的

好，省去了附加的数据存储EEPROM器件。

物理的部门划分和AT25DQ161的擦除块的大小进行了优化，

满足当今的代码和数据存储应用的需要。通过优化的尺寸

物理扇区和擦除的块中，存储空间可以被更有效地使用。

因为某些代码模块和数据存储段必须驻留在自己的

自己的受保护行业，出现大扇形的浪费和未使用的存储空间

和大的块擦除闪存设备可以大大减小。这增加的内存

空间利用率允许额外的代码例程和数据存储段可同时加

仍然保持相同的总体器件密度。

该AT25DQ161还提供了一个先进的方法，用于保护单个部门打击

错误的或恶意的编程和擦除操作。通过提供单独亲的能力

TECT和取消保护部门，一个系统可以解除对某个特定行业，以修改其内容，而

保持在存储器阵列的剩余扇区进行安全保护。这是在应用程序有用

系统蒸发散为程序代码打补丁或更新一个子程序或模块的基础上，或在

应用，数据存储段需要不运行的错误的风险改性

修改的程序代码段。除个别行业的保护capabili-

联系， AT25DQ161整合全球保护和全球撤消功能，使

整个存储器阵列可以被保护或未被保护的一次。这将减少开销

期间由于扇区制造过程不必是不受保护的一个接一个先前

初始编程。

采取代码和数据保护到新的水平，在AT25DQ161采用了行业锁相

下来的机制，使个人64K字节扇区的任意组合被锁定

并成为永久只读。这解决了某些安全应用的需求了

需要闪存存储器阵列的部分，以被永久地保护，以防止恶意

在改变程序代码，数据模块，安全信息，或者加密/解密的尝试

算法，密钥和例程。该设备还包含一个专门的OTP （一次性亲

可编程）安全寄存器可用于用途，如唯一的设备

系列化，系统级的电子序列号（ ESN ）的存储，锁定密钥存储等

专为3伏系统中使用时， AT25DQ161支持读取，程序，

擦除操作与2.7V至3.6V的电源电压范围。没有单独的电压所需的

编程和擦除。

AT25DQ161 [初步]

8671A–DFLASH–07/09

AT25DQ161 [初步]

2.引脚说明和引脚

表2-1 。

符号

引脚说明

名称和功能

片选：

断言CS引脚选择设备。当CS引脚置为无效，

该设备将被取消，通常被置于待机模式（不深的电源 -

关断模式），而SO引脚将处于高阻抗状态。当该装置是

取消选择，数据不会在SI引脚接受。

在CS引脚从高电平到低电平的转换才能启动的操作，以及低到高

结束的动作过渡是必需的。当结束一个内部自定时操作

诸如程序或擦除周期，该设备将不会进入待机模式，直到

操作完成。

串行时钟：

该引脚用于提供一个时钟的装置和用于控制

数据和从该装置的流量。命令，地址和数据的输入上出现

SI引脚或I / O引脚总是锁定在SCK的上升沿，而输出数据

SO引脚或I / O引脚总是同步输出SCK的下降沿。

串行输入（I / O

SI引脚被用于将数据转移到器件中。 SI引脚用于

所有数据输入，包括命令和地址序列。 SI引脚上的数据

始终锁定在SCK的上升沿。

随着双输入和四输入字节/页编程指令， SI引脚用作

一个输入管脚（ I / O的

）与其它引脚一起，让我对两位（ / O

1-0

）或4位（在

I / O

3-0

）数据要在SCK的上升沿移入。随着双输出和

四路输出读阵列命令， SI引脚变为输出引脚（ I / O

），并且沿着

与其他引脚，允许两个比特（在I / O

1-0

）或四位（在I / O

3-0

）的数据中，可以同步输出

在SCK的每个下降沿。为了保持与SPI命名，在SI的一致性

（ I / O

）引脚将被引用为SI整个文件与异常部分

处理双输入和四输入字节/页编程命令以及在

其中将引用为双输出和四输出读阵列命令

I / O

只要设备存在取消SI引脚上的数据将被忽略（ CS是

无效）。

串行输出（ I / O

SO引脚用来转移数据从设备。数据

SO引脚总是同步输出SCK的下降沿。

随着双输入和四输入字节/页编程指令， SO引脚变为

一个输入管脚（ I / O的

）和，与其他的引脚，使得两个比特（在I / O

1-0

）或4位（在

I / O

3-0

）数据要在SCK的上升沿移入。随着双输出和

四路输出读阵列命令， SO引脚用作输出引脚（ I / O

）在

与其它引脚一起，让我对两位（ / O

1-0

）或四位（在I / O

3-0

）的数据要

同步输出在SCK的每个下降沿。为了保持与SPI的一致性

命名时，SO （ I / O

）引脚将被引用为SO贯穿与文档

异常处理的双输入和四输入字节/页编程节

命令以及双输出和四输出读阵列命令中

它会被引用为I / O

SO引脚会在每次取消选择器件的高阻抗状态（ CS是

无效）。

断言

状态

TYPE

低

输入

SCK

输入

SI （ I / O

)

输入/输出

SO （ I / O

)

输入/输出

8671A–DFLASH–07/09

表2-1 。

符号

引脚说明（续）

名称和功能

写保护（ I / O

在WP ＃引脚控制的硬件锁定的功能

装置。

请参见“保护命令和功能”第24页。

有关更多细节

保护功能和WP引脚。

与四输入字节/页编程命令， WP引脚成为输入引脚

（ I / O

）和，与其他引脚，可将4个比特（在I / O

3-0

数据），要在移入

SCK的每个上升沿。随着四输出读阵列命令， WP引脚

变成了一个输出引脚（ I / O

），以及与其他引脚使用时，可将4个比特（在I / O

3-0

)

数据可以同步输出在SCK的每个下降沿。在配置QE位

注册必须按顺序设置为WP引脚被用作I / O数据引脚。

在WP引脚必须驱动在任何时候，或拉，高使用外部上拉电阻。

HOLD （ I / O

HOLD引脚用于暂时没有暂停串行通信

取消或重置设备。而HOLD引脚置位，转换的

SCK引脚和数据通过SI引脚将被忽略，而SO引脚将处于高

阻抗状态。

CS引脚必须被拉高， SCK引脚必须处于低状态，为了使保持

条件来启动。一个保持状态只能暂停串行通信，没有

一内部自定时操作的影响，如编程或擦除周期。

请参阅“持有”

在第50页。

对于在保持操作的更多细节。

与四输入字节/页编程命令时， HOLD引脚成为输入引脚

（ I / O

）和，与其他引脚，可将4个比特（在I / O

3-0

数据），要在移入

SCK的每个上升沿。随着四输出读阵列命令， HOLD引脚

变成了一个输出引脚（ I / O

），以及与其他引脚使用时，可将4个比特（在I / O

3-0

)

数据可以同步输出在SCK的每个下降沿。在配置QE位

寄存器必须按顺序设置为HOLD引脚可以作为I / O数据引脚。

HOLD引脚必须驱动在任何时候或拉到最高使用外部上拉电阻。

器件电源：

在V

销是用来提供源极电压的

装置。

在无效的V操作

电压可能产生虚假的结果，不应该

企图。

地面：

用于电源的接地参考。接地应连接到所述

系统地。

断言

状态

TYPE

WP （ I / O

)

低

输入/输出

HOLD （ I / O

)

低

输入/输出

动力

GND

动力

图2-1 。

8 - SOIC （顶视图）

VCC

HOLD （ I / O

)

SCK

SI （ I / O

)

图2-2 。

8 ， UDFN （顶视图）

SO （ I / O

)

WP （ I / O

)

GND

SO （ I / O

)

WP （ I / O

)

GND

VCC

HOLD （ I / O

)

SCK

SI （ I / O

)

AT25DQ161 [初步]

8671A–DFLASH–07/09

AT25DQ161 [初步]

3.框图

图3-1 。

框图

控制和

保护逻辑

I / O缓冲器

和锁存器

SCK

SI （ I / O

)

SO （ I / O

)

SRAM

数据缓冲区

接口

控制

和

逻辑

地址锁存

y解码器

Y型GATING

WP （ I / O

)

HOLD （ I / O

)

X解码器

FL灰

内存

ARRAY

注： I / O

3-0

引脚的命名惯例用于双I / O和四I / O命令

4.内存阵列

提供了最大的灵活性， AT25DQ161的存储器阵列可在四个被擦除

粒度级别，包括完整的芯片擦除。此外，该阵列被分为phys-

统一的大小， iCal的部门，其中每个部门可以单独保护程序，并

擦除操作。的物理扇区的尺寸被用于代码和数据的存储优化

应用程序，从而允许代码和数据段驻留在他们自己的隔离区。该

存储器体系结构图说明了每个擦除电平的故障以及

每一个物理扇区的损坏。

8671A–DFLASH–07/09