特点
单2.3V - 3.6V或2.7V - 3.6V电源
串行外设接口（SPI ）兼容
- 支持SPI模式0和3
70 MHz的最大时钟频率
灵活的统一架构擦除
- 4千字节块
- 32千字节块
- 64千字节块
- 整片擦除
单个扇区保护与全球保护/撤消功能
- 一个16 KB的热门行业
- 两个8 KB的行业
- 一个32字节扇区
- 七64千字节扇区
保护部门通过WP引脚硬件控制锁
灵活的编程选项
- 字节/页编程（ 1到256字节）
- 顺序编程模式功能
快速编程和擦除时间
- 1.2毫秒的典型页编程（ 256字节）的时间
- 50毫秒典型4KB的块擦除时间
- 250毫秒典型的32字节块擦除时间
- 400毫秒典型的64字节块擦除时间
自动检查和擦除/编程故障报告
JEDEC标准制造商和设备ID阅读方法
低功耗
- 5毫安读操作工作电流（典型值）
- 15 μA深度掉电电流（典型值）
耐力：100,000编程/擦除周期
数据保存时间：20年
符合工业温度范围内
行业标准的绿色（无铅/无卤化物/ RoHS标准）封装选择
- 8引脚SOIC （ 150密耳和208密耳宽）
- 8 - 垫超薄DFN （ 5× 6 ×0.6 MM）
4-megabit
2.3伏或
2.7-volt
最低
SPI串行闪存
内存
AT25DF041A
1.描述
该AT25DF041A是在一个设计用于串行接口的闪存设备
种类繁多的大批量消费类应用中，程序代码
从闪存阴影到执行嵌入式或外部RAM 。该
在AT25DF041A灵活的擦除架构，其擦除粒度小
4字节，使得它非常适合用于数据存储，以及，省去了额外的
数据存储的EEPROM器件。
3668D–DFLASH–9/08
物理的部门划分和AT25DF041A的擦除块的大小进行了优化，
满足当今的代码和数据存储应用的需要。通过优化的尺寸
物理扇区和擦除的块中，存储空间可以被更有效地使用。
因为某些代码模块和数据存储段必须驻留在自己的
自己的受保护行业，出现大扇形的浪费和未使用的存储空间
和大的块擦除闪存设备可以大大减小。这增加的内存
空间利用率允许额外的代码例程和数据存储段可同时加
仍然保持相同的总体器件密度。
该AT25DF041A还提供了一个先进的方法，用于保护单个部门打击
错误的或恶意的编程和擦除操作。通过提供单独亲的能力
TECT和取消保护部门，一个系统可以解除对某个特定行业，以修改其内容，而
保持在存储器阵列的剩余扇区进行安全保护。这是在应用程序有用
系统蒸发散为程序代码打补丁或更新一个子程序或模块的基础上，或在
应用，数据存储段需要不运行的错误的风险改性
修改的程序代码段。除个别行业的保护capabili-
联系， AT25DF041A整合全球保护和全球撤消功能，使
整个存储器阵列可以被保护或未被保护的一次。这将减少开销
期间由于扇区制造过程不必是不受保护的一个接一个先前
初始编程。
专为在2.5伏或3伏系统中使用时， AT25DF041A支持读，亲
克，和擦除操作与2.3V至3.6V或2.7V至3.6V的电源电压范围。没有
单独的电压所需的编程和擦除。
2
AT25DF041A
3668D–DFLASH–9/08
AT25DF041A
2.引脚说明和引脚
表2-1 。
符号
引脚说明
名称和功能
片选：
断言CS引脚选择设备。当CS引脚置为无效时，
设备都将被取消，通常被置于待机模式（而不是深度掉电模式） ，
而SO引脚将处于高阻抗状态。当设备被取消，数据也不会
接受SI引脚上。
在CS引脚从高电平到低电平的转换才能启动的操作，以及由低到高的转变
结束的操作是必需的。当结束一个内部自定时操作，例如节目
或擦除周期，该设备将不会进入待机模式，直到操作完成。
串行时钟：
该引脚用于提供一个时钟的装置和用于控制流
数据和从该装置。目前SI引脚上的命令，地址和数据的输入始终是
锁定在SCK的上升沿，而在SO引脚输出数据总是同步输出
SCK的下降沿。
串行输入：
SI引脚被用于将数据转移到器件中。 SI引脚用于所有的数据输入
包括命令和地址序列。 SI引脚上的数据总是锁定在上升
SCK的边缘。
串行输出：
SO引脚用来转移数据从设备。 SO引脚数据
总是同步输出SCK的下降沿。
写保护：
在WP引脚控制设备的硬件锁定功能。请参阅
部分
“保护命令和功能”第15页
为保护功能的详细信息
和WP引脚。
WP引脚在内部上拉，高，可能会悬空，如果硬件控制保护将
不能被使用。但是，我们建议在WP引脚也可以从外部连接到V
CC
只要有可能。
HOLD ：
HOLD引脚用于暂时停顿不取消串行通信或
重置设备。而HOLD引脚置位，转换SCK引脚和数据上的
SI引脚将被忽略，而SO引脚将处于高阻抗状态。
CS引脚必须被拉高， SCK引脚必须处于低状态，为了使保持
条件来启动。一个保持状态只能暂停串行通信，不会有效果
关于内部自定时的操作，如编程或擦除周期。请参见第
“ HOLD ”
第30页
对于在保持操作的更多细节。
HOLD引脚被内部上拉到高，并且可以被悬空，如果保持功能将不被使用。
然而，我们建议将HOLD销也可以从外部连接到V
CC
每当
可能。
器件电源：
在V
CC
销是用来提供电源电压的装置。
在无效的V操作
CC
电压可能产生虚假的结果，不应该试图。
地面：
用于电源的接地参考。接地应连接到所述
系统地。
断言
状态
TYPE
CS
低
输入
SCK
输入
SI
输入
SO
产量
WP
低
输入
HOLD
低
输入
V
CC
GND
动力
动力
图2-1 。
CS
SO
WP
GND
8 - SOIC顶视图
1
2
3
4
8
7
6
5
VCC
HOLD
SCK
SI
图2-2 。
CS
SO
WP
GND
8 ， UDFN顶视图
1
2
3
4
8
7
6
5
VCC
HOLD
SCK
SI
3
3668D–DFLASH–9/08
3.框图
CS
控制和
保护逻辑
I / O缓冲器
和锁存器
SCK
SI
SO
SRAM
数据缓冲区
接口
控制
和
逻辑
地址锁存
y解码器
Y型GATING
WP
X解码器
FL灰
内存
ARRAY
4.内存阵列
提供了最大的灵活性， AT25DF041A的存储器阵列可在四个被擦除
粒度级别，包括完整的芯片擦除。此外，该阵列被分为phys-
各种尺寸的iCal的部门，其中每个部门可以单独保护程序
和擦除操作。的物理扇区的尺寸被用于代码和数据的优化
存储的应用程序，从而允许代码和数据段，以驻留在其自己的分离的
地区。
图4-1第5页
示出每个擦除电平的击穿以及突破性
下每个物理扇区。
4
AT25DF041A
3668D–DFLASH–9/08
特点
单2.3V - 3.6V或2.7V - 3.6V电源
串行外设接口（SPI ）兼容
- 支持SPI模式0和3
70 MHz的最大时钟频率
灵活的统一架构擦除
- 4千字节块
- 32千字节块
- 64千字节块
- 整片擦除
单个扇区保护与全球保护/撤消功能
- 一个16 KB的热门行业
- 两个8 KB的行业
- 一个32字节扇区
- 七64千字节扇区
保护部门通过WP引脚硬件控制锁
灵活的编程选项
- 字节/页编程（ 1到256字节）
- 顺序编程模式功能
快速编程和擦除时间
- 1.2毫秒的典型页编程（ 256字节）的时间
- 50毫秒典型4KB的块擦除时间
- 250毫秒典型的32字节块擦除时间
- 400毫秒典型的64字节块擦除时间
自动检查和擦除/编程故障报告
JEDEC标准制造商和设备ID阅读方法
低功耗
- 5毫安读操作工作电流（典型值）
- 15 μA深度掉电电流（典型值）
耐力：100,000编程/擦除周期
数据保存时间：20年
符合工业温度范围内
行业标准的绿色（无铅/无卤化物/ RoHS标准）封装选择
- 8引脚SOIC （ 150密耳和208密耳宽）
- 8 - 垫超薄DFN （ 5× 6 ×0.6 MM）
4-megabit
2.3伏或
2.7-volt
最低
SPI串行闪存
内存
AT25DF041A
1.描述
该AT25DF041A是在一个设计用于串行接口的闪存设备
种类繁多的大批量消费类应用中，程序代码
从闪存阴影到执行嵌入式或外部RAM 。该
在AT25DF041A灵活的擦除架构，其擦除粒度小
4字节，使得它非常适合用于数据存储，以及，省去了额外的
数据存储的EEPROM器件。
3668D–DFLASH–9/08
物理的部门划分和AT25DF041A的擦除块的大小进行了优化，
满足当今的代码和数据存储应用的需要。通过优化的尺寸
物理扇区和擦除的块中，存储空间可以被更有效地使用。
因为某些代码模块和数据存储段必须驻留在自己的
自己的受保护行业，出现大扇形的浪费和未使用的存储空间
和大的块擦除闪存设备可以大大减小。这增加的内存
空间利用率允许额外的代码例程和数据存储段可同时加
仍然保持相同的总体器件密度。
该AT25DF041A还提供了一个先进的方法，用于保护单个部门打击
错误的或恶意的编程和擦除操作。通过提供单独亲的能力
TECT和取消保护部门，一个系统可以解除对某个特定行业，以修改其内容，而
保持在存储器阵列的剩余扇区进行安全保护。这是在应用程序有用
系统蒸发散为程序代码打补丁或更新一个子程序或模块的基础上，或在
应用，数据存储段需要不运行的错误的风险改性
修改的程序代码段。除个别行业的保护capabili-
联系， AT25DF041A整合全球保护和全球撤消功能，使
整个存储器阵列可以被保护或未被保护的一次。这将减少开销
期间由于扇区制造过程不必是不受保护的一个接一个先前
初始编程。
专为在2.5伏或3伏系统中使用时， AT25DF041A支持读，亲
克，和擦除操作与2.3V至3.6V或2.7V至3.6V的电源电压范围。没有
单独的电压所需的编程和擦除。
2
AT25DF041A
3668D–DFLASH–9/08
AT25DF041A
2.引脚说明和引脚
表2-1 。
符号
引脚说明
名称和功能
片选：
断言CS引脚选择设备。当CS引脚置为无效时，
设备都将被取消，通常被置于待机模式（而不是深度掉电模式） ，
而SO引脚将处于高阻抗状态。当设备被取消，数据也不会
接受SI引脚上。
在CS引脚从高电平到低电平的转换才能启动的操作，以及由低到高的转变
结束的操作是必需的。当结束一个内部自定时操作，例如节目
或擦除周期，该设备将不会进入待机模式，直到操作完成。
串行时钟：
该引脚用于提供一个时钟的装置和用于控制流
数据和从该装置。目前SI引脚上的命令，地址和数据的输入始终是
锁定在SCK的上升沿，而在SO引脚输出数据总是同步输出
SCK的下降沿。
串行输入：
SI引脚被用于将数据转移到器件中。 SI引脚用于所有的数据输入
包括命令和地址序列。 SI引脚上的数据总是锁定在上升
SCK的边缘。
串行输出：
SO引脚用来转移数据从设备。 SO引脚数据
总是同步输出SCK的下降沿。
写保护：
在WP引脚控制设备的硬件锁定功能。请参阅
部分
“保护命令和功能”第15页
为保护功能的详细信息
和WP引脚。
WP引脚在内部上拉，高，可能会悬空，如果硬件控制保护将
不能被使用。但是，我们建议在WP引脚也可以从外部连接到V
CC
只要有可能。
HOLD ：
HOLD引脚用于暂时停顿不取消串行通信或
重置设备。而HOLD引脚置位，转换SCK引脚和数据上的
SI引脚将被忽略，而SO引脚将处于高阻抗状态。
CS引脚必须被拉高， SCK引脚必须处于低状态，为了使保持
条件来启动。一个保持状态只能暂停串行通信，不会有效果
关于内部自定时的操作，如编程或擦除周期。请参见第
“ HOLD ”
第30页
对于在保持操作的更多细节。
HOLD引脚被内部上拉到高，并且可以被悬空，如果保持功能将不被使用。
然而，我们建议将HOLD销也可以从外部连接到V
CC
每当
可能。
器件电源：
在V
CC
销是用来提供电源电压的装置。
在无效的V操作
CC
电压可能产生虚假的结果，不应该试图。
地面：
用于电源的接地参考。接地应连接到所述
系统地。
断言
状态
TYPE
CS
低
输入
SCK
输入
SI
输入
SO
产量
WP
低
输入
HOLD
低
输入
V
CC
GND
动力
动力
图2-1 。
CS
SO
WP
GND
8 - SOIC顶视图
1
2
3
4
8
7
6
5
VCC
HOLD
SCK
SI
图2-2 。
CS
SO
WP
GND
8 ， UDFN顶视图
1
2
3
4
8
7
6
5
VCC
HOLD
SCK
SI
3
3668D–DFLASH–9/08
3.框图
CS
控制和
保护逻辑
I / O缓冲器
和锁存器
SCK
SI
SO
SRAM
数据缓冲区
接口
控制
和
逻辑
地址锁存
y解码器
Y型GATING
WP
X解码器
FL灰
内存
ARRAY
4.内存阵列
提供了最大的灵活性， AT25DF041A的存储器阵列可在四个被擦除
粒度级别，包括完整的芯片擦除。此外，该阵列被分为phys-
各种尺寸的iCal的部门，其中每个部门可以单独保护程序
和擦除操作。的物理扇区的尺寸被用于代码和数据的优化
存储的应用程序，从而允许代码和数据段，以驻留在其自己的分离的
地区。
图4-1第5页
示出每个擦除电平的击穿以及突破性
下每个物理扇区。
4
AT25DF041A
3668D–DFLASH–9/08
QQ：2881677436 复制
