2005年6月
修订版0.3
2.5V或3.3V ， 200兆赫， 12路输出零延迟缓冲器
特点
输出频率范围： 8.3MHz至125MHz的
输入频率范围： 4.2MHz到的62.5MHz
2.5V或3.3V操作
拆分2.5V / 3.3V输出
14时钟输出：驱动多达28时钟线
1反馈时钟输出
2 LVCMOS的参考时钟输入
150 ps的最大输出，输出偏斜
PLL旁路模式
“ SpreadTrak ”
输出使能/禁用
引脚MPC9774和CY29774AI兼容。
工业温度范围： -40 ° C至+ 85°C
52pin 1.0毫米TQFP封装
符合RoHS标准
ASM5I9774A
该ASM5I9774A有两个参考时钟输入，
提供了在3银行5,5 ，和4 14输出分配
输出。 A银行和B银行划分压控振荡器的输出由4或
8而C银行除以8或12％ SEL （A ：C ）的设置，
请参阅功能表。这些分频器，允许输出输入
1，4 ： 1,3： 1,2： 1,3： 2,4： 3,1： 1和2： 6比3 。每
兼容LVCMOS输出可驱动50Ω串联或
并行
终止
传输
线。
为
系列
端接传输线，每路输出可驱动一个或
两条曲线给设备的1:28有效的扇出。
该PLL可以确保稳定的考虑到VCO配置
至200兆赫至500兆赫运行。这允许一个宽
范围为从8.3兆赫到125兆赫的输出频率。为
正常操作时，外部反馈输入， FB_IN ，是
连接到所述反馈输出， Fb_out分别。内部
压控振荡器的输入参考时钟设定的倍数运行
由反馈分频器，看频率表。
功能说明
该ASM5I9774A是低电压高性能
125MHz的基于PLL的设计为高零延迟缓冲器
高速时钟分配的应用程序。
当PLL_EN为低时， PLL被旁路和参考
时钟直接提供输出分频器。这个模式是完全
静态和最小输入时钟频率指定
不适用。
框图
VCO_SEL
PLL_EN
TCLK_SEL
TCLK0
TCLK1
FB_IN
拉美经济体系
+2/+4
CLK
停止
+2
PLL
200-
500MHZ
+2/+4
+4
CLK
停止
QA0
QA1
QA2
QA3
QA4
QB0
QB1
QB2
QB3
QB4
SELB
+4/+6
SELC
CLK_STP ＃
CLK
停止
QC0
QC1
QC2
QC3
Fb_out分别
+4/+6/+8/+12
FB_SEL(1.0)
MR＃ / OE
半导体联盟
2575 ，奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话： 408.855.4900
传真： 408.855.4999
www.alsc.com
注意：本文档中的信息如有更改，恕不另行通知。
2005年6月
修订版0.3
引脚配置
ASM5I9774A
VCO_SEL
VDDQC
VDDQC
QC1
QC2
QC3
VDDQB
VSS
VSS
VSS
MR＃ / OE
CLK_STP ＃
SELB
SELC
PLL_EN
拉美经济体系
TCLK_SEL
TCLK0
TCLK1
NC
VDD
AVDD
1
2
3
4
5
6
7
8
9
10
11
12
13
52 51 50 49 48 47 46 45 44 43 42 41 40
QC0
VSS
QB0
39
38
37
36
35
34
33
32
31
30
29
28
27
NC
VSS
QB1
VDDQB
QB2
VSS
QB3
VDDQB
QB4
FB_IN
VSS
Fb_out分别
VDDFB
NC
ASM5I9774A
14 15 16 17 18 19 20 21 22 23 24 25 26
QA4
QA3
QA2
QA1
FB_SEL0
FB_SEL1
AVSS
VSS
VDDQA
VDDQA
VSS
QA0
2.5V或3.3V ， 200兆赫， 12路输出零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
VDDQA
2 12
2005年6月
修订版0.3
引脚说明
1
针
9
10
16, 18,
21, 23, 25
32, 34,
36, 38, 40
44, 46,
48, 50
29
31
2
3
6
8
52
7, 4, 5
20, 14
17, 22, 26
33, 37, 41
45, 49
28
13
12
15
1, 19, 24,
30, 35,
39, 43,
47, 51
11, 27, 42
ASM5I9774A
名字
TCLK0
TCLK1
QA（ 4：0 ）
QB （4 ：0）
QC（ 3：0 ）
Fb_out分别
FB_IN
MR＃ / OE
CLK_STP ＃
PLL_EN
TCLK_SEL
VCO_SEL
SEL （ A：C ）
FB_SEL(1,0)
VDDQA
VDDQB
VDDQC
VDDFB
AVDD
VDD
AVSS
VSS
NC
I / O
我， PD
我， PU
O
O
O
O
我， PU
我， PU
我， PU
我， PU
我， PD
我， PD
我， PD
我， PD
供应
供应
供应
供应
供应
供应
供应
供应
TYPE
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
VDD
VDD
VDD
VDD
VDD
VDD
地
地
描述
LVCMOS / LVTTL参考时钟输入
LVCMOS / LVTTL参考时钟输入
时钟输出A银行
时钟输出组B
时钟输出C银行
反馈时钟输出。
连接到FB_IN正常运行。
反馈时钟输入。
连接到Fb_out分别为正常运行。
该输入应该在相同的电压轨作为输入参考
时钟。看
表1中。
输出使能/禁止输入。
SEE
表2中。
时钟停止启用/禁用输入。
SEE
表2中。
PLL使能/禁止输入。
SEE
表2中。
参考选择输入。
SEE
表2中。
VCO分频器选择输入。
SEE
表2中。
频率选择输入，银行（ A：C ） 。
SEE
表3中。
反馈分频器选择输入。
SEE
表4 。
2.5V或3.3V电源对银行A输出时钟
2,3
2.5V或3.3V电源对银行B输出时钟
2,3
2.5V或3.3V电源对银行C的输出时钟
2,3
2.5V或3.3V的电源反馈输出时钟
2,3
2.5V或3.3V的电源PLL
2,3
2.5V或3.3V的电源供应核心和投入
2,3
模拟地
共同点
无连接
注： 1.PU =内部上拉， PD =内部上拉下来。
2.A 0.1 μF旁路电容应尽可能靠近每个电源正极引脚（ <0.2 “）。如果这些旁路电容不能靠近
销的高频滤波特性将通过迹线的引线电感被取消。
3.AVDD和VDD引脚必须连接到电源电平为至少等于或大于VDDQA ， VDDQB ， VDDQC和VDDFB的更高
电源引脚
2.5V或3.3V ， 200兆赫， 12路输出零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 12
2005年6月
修订版0.3
“ SpreadTrak ”
许多系统被设计现在利用技术
所谓扩频频率时序发生。
ASM59774A被设计，以便不以滤出的传播
参考输入的光谱特征，假设它
存在。
ASM5I9774A
当一个零延迟缓冲器没有被设计来传递
通过扩频功能，其结果是一
这可能会导致显著量跟踪歪斜的
问题在需要同步的系统。
表1.频率表
反馈输出
分频器
÷8
÷12
÷16
÷24
÷32
÷48
VCO
输入时钟* 8
输入时钟* 12
输入时钟* 16
输入时钟* 24
输入时钟* 32
输入时钟* 48
输入频率范围
（ AVDD = 3.3V ）
25 MHz至62.5 MHz的
16.6 MHz至41.6 MHz的
12.5 MHz至31.25 MHz的
8.3 MHz到20.8 MHz的
6.25 MHz到15.625 MHz的
4.2 MHz到10.4 MHz的
输入频率范围
（ AVDD = 2.5V ）
25 MHz到50 MHz的
16.6 MHz至33.3 MHz的
12.5 MHz到25 MHz的
8.3 MHz到16.6 MHz的
6.25 MHz到12.5 MHz的
4.2 MHz至8.3 MHz的
表2.函数表（配置控制）
控制
TCLK_SEL
VCO_SEL
PLL_EN
默认
0
0
1
TCLK0
0
TCLK1
VCO ÷ 2 （高输入频率范围）
旁路模式下， PLL禁用。输入时钟
连接到输出分频器
输出禁用（三态）和复位
装置。在上电复位/输出禁止PLL
反馈回路是开放的，在VCO运行其
最低频率。该装置是由复位
在内部上电复位（ POR ）电路
电。
在低温状态下禁用QA ， QB ， QC和输出。
Fb_out分别不受CLK_STP ＃ 。
1
压控振荡器÷4 （低输入频率范围）
使能PLL 。 VCO的输出
连接到输出分频器
MR＃ / OE
1
输出启用
CLK_STP ＃
1
输出启用
表3.函数表（银行A ， B和C ）
VCO_SEL
0
0
1
1
拉美经济体系
0
1
0
1
QA（ 4：0 ）
÷4
÷8
÷8
÷16
SELB
0
1
0
1
QB （4 ：0）
÷4
÷8
÷8
÷16
SELC
0
1
0
1
QC（ 3：0 ）
÷8
÷12
÷16
÷24
2.5V或3.3V ， 200兆赫， 12路输出零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
4 12
2005年6月
修订版0.3
表4.函数表（ Fb_out分别）
VCO_SEL
0
0
0
0
1
1
1
1
ASM5I9774A
FB_SEL1
0
0
1
1
0
0
1
1
FB_SEL0
0
1
0
1
0
1
0
1
Fb_out分别
÷8
÷16
÷12
÷24
÷16
÷32
÷24
÷48
绝对最大条件
参数
VDD
VDD
V
IN
V
OUT
V
TT
LU
R
PS
T
S
T
A
T
J
JC
JA
ESD
H
FIT
描述
直流电源电压
直流工作电压
直流输入电压
直流输出电压
输出端接电压
闭锁抗扰度
电源的纹波
温度，贮藏
温度，工作环境
温度，结
耗散，结到外壳
耗散，结到环境
ESD保护（人体模型）
故障时间
条件
实用
相对于Vss
相对于Vss
实用
纹波频率< 100千赫
非功能性
实用
实用
实用
实用
生产测试
民
–0.3
2.375
–0.3
–0.3
-
200
-
–65
–40
-
-
-
2000
10
最大
5.5
3.465
VDD + 0.3
VDD + 0.3
VDD -2
-
150
+150
+85
150
23
55
-
单位
V
V
V
V
V
mA
MVP -P
°C
°C
°C
° C / W
° C / W
伏
PPM
2.5V或3.3V ， 200兆赫， 12路输出零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
5 12
QQ：2880707522 复制
