2006年11月
修订版0.3
3.3V / 2.5V LVCMOS时钟扇出缓冲器
特点
CON连接可配置
10
输出
LVCMOS
时钟
分布BUFFER
兼容于单，双和混合3.3V / 2.5V
电源
宽范围的输出时钟频率高达
250MHz
专为中档高性能
电信，网络和计算机应用
支持高性能差分时钟
应用
马克斯。 200PS的输出歪斜
（在一个银行150PS ）
每个输出银行可选择的输出配置
三态输出
32 LQFP和TQFP封装
的环境工作温度范围
-40到85°C
引脚和功能兼容MPC9456
ASM2I99456
输出到输入频率比。该ASM2I99456是
为-40到扩展级温度范围
85°C.
该ASM2I99456是全静态设计，支持时钟
频率高达250 MHz 。产生的信号和
重新定时的片上，以确保3之间的最小偏差
输出银行。
每三个输出银行可以独立地供给
由2.5V或3.3V支持混合电压应用。该
FSELx引脚的输入参考分工之间的选择
频率被一个或两个。分频器可设置
单独为每个所述三个输出银行。该
ASM2I99456可复位，输出被禁用
拉高的MR / OE引脚（高电平状态） 。主张
MR / OE将使输出。
所有的控制输入端接受LVCMOS信号，同时输出
提供LVCMOS兼容水平与能力
驱动端接50Ω传输线。时钟输入
低
电压
PECL
兼容
为
迪FF erential
时钟
配送支持。请咨询ASM2I99446
规范一个完整的CMOS兼容的设备。对于系列
端接的传输线，每个ASM2I99456的
输出可驱动一个或两个痕迹给设备的
1:20有效的扇出。该装置被装在一个
7×7毫米
2
32引脚LQFP和TQFP封装。
功能说明
该ASM2I99456是2.5V和3.3V兼容1:10钟
分配缓冲器设计用于低电压中档到
高性能的电信，网络和计算
应用程序。在3.3V ， 2.5V和双电源电压
支持混合电压应用。该ASM2I99456
提供10低抖动输出和差动LVPECL时钟
输入。的输出是可配置的，支持1：1和1：2的
PulseCore半导体公司
1715 S.巴斯科姆大道套房200 ，坎贝尔，CA 95008
联系电话： 408-879-9077
传真： 408-879-9018
www.pulsecoresemi.com
注意：本文档中的信息如有更改，恕不另行通知。
2006年11月
修订版0.3
框图
银行
PCLK
PCLK
VCC/2
25K
B组
0
1
25K
CLK
CLK ÷ 2
0
1
ASM2I99456
QA0
QA1
QA2
QB0
QB1
QB2
fsela
25K
fselb
25K
fselc
MR / OE
0
1
25K
25K
C银行
QC0
QC1
QC2
QC3
ASM2I99456逻辑图
引脚配置
VCCC
VCCB
VCCB
GND
GND
QB0
QB1
QB2
VCCB内部连接到VCC
24
VCCA
QA2
GND
QA1
VCCA
QA0
GND
MR / OE
25
26
27
28
29
30
31
32
1
23
22
21
20
19
18
17
16
15
14
QC3
GND
QC2
VCCC
QC1
GND
QC0
VCCC
ASM2I99456
13
12
11
10
9
2
3
4
5
6
7
8
PECL_CLK
PCL_CLK
fselb
fsela
fselc
3.3V / 2.5V LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
GND
NC
VCC
2 14
2006年11月
修订版0.3
表1.引脚配置
引脚数
3
4
5,6,7
32
8,11,15,20,24,27,31
25,29
18,22
9,13, 17
2
30,28,26
23,21,19
10,12,14,16
1
ASM2I99456
针
PECL_CLK ，
PECL_CLK
FSELA ， FSELB ，
fselc
MR / OE
GND
VCCA ，
1
VCCB ，
VCCC
VCC
QA0 - QA2
QB0 - QB2
QC0 - QC3
NC
I / O
输入
输入
输入
TYPE
LVPECL
LVCMOS
LVCMOS
供应
供应
供应
功能
差分时钟参考
低压正ECL输入
输出组鸿沟选择输入
内部复位输出三态控制
负电压电源输出银行（ GND ）
正电压电源输出银行
正电压供给芯（ VCC）的
银行A输出
B组输出
C银行输出
无连接
产量
产量
产量
LVCMOS
LVCMOS
LVCMOS
注： 1 VCCB内部连接到VCC 。
表2.支持单，双电源配置
电源电压
CON组fi guration
3.3V
混合电源电压
2.5V
VCC
1
3.3V
3.3V
2.5V
VCCA
2
3.3V
3.3V或2.5V
2.5V
VCCB
3
3.3V
3.3V
2.5V
VCCC
4
3.3V
3.3V或2.5V
2.5V
GND
0V
0V
0V
注： 1 ，VCC是设备的核心和输入电路的正电源。 VCC电压定义输入阈值电平
2 VCCA是银行A输出电源的正极。 VCCA电压定义银行A输出电平
3 VCCB是银行B输出电源的正极。 VCCB电压定义了B银行的输出电平。 VCCB内部连接到VCC 。
4 VCCC是在C银行输出电源的正极。 VCCC电压定义了C银行的产出水平
表3.函数表（对照组）
控制
fsela
fselb
fselc
MR / OE
默认
0
0
0
0
f
QA0 ： 2
= f
REF
f
QB0 ： 2
= f
REF
f
QC0 ： 3
= f
REF
输出启用
0
1
f
QA0 ： 2
= f
REF
÷2
f
QB0 ： 2
= f
REF
÷2
f
QC0 ： 3
= f
REF
÷2
内部复位
输出禁用（三态）
表4.绝对最大额定值
1
符号
V
CC
V
IN
V
OUT
I
IN
I
OUT
T
S
电源电压
直流输入电压
直流输出电压
DC输入电流
直流输出电流
储存温度
-40
特征
民
-0.3
-0.3
-0.3
最大
4.6
V
CC
+0.3
V
CC
+0.3
±20
±50
125
单位
V
V
V
mA
mA
°C
条件
注：上述参数仅是不是暗示了使用功能。暴露在绝对最大额定值为长时间可能会影响
器件的可靠性。
3.3V / 2.5V LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 14
2006年11月
修订版0.3
表5.一般规格
符号
V
TT
MM
HBM
LU
C
PD
C
IN
ASM2I99456
特征
输出端接电压
ESD保护（机器型号）
ESD保护（人体模型）
闭锁抗扰度
功率耗散电容
输入电容
民
200
2000
200
典型值
VCC -2
最大
单位
V
V
V
mA
条件
10
4.0
pF
pF
每路输出
表6.直流特性
（ VCC = VCCA VCCB = = VCCC = 3.3V ± 5 ％ ，T
A
= -40+ 85°C ）
符号
V
IH
V
IL
V
PP
V
CMR1
I
IN
V
OH
V
OL
Z
OUT
I
CCQ4
特征
输入高电压
输入低电压
峰 - 峰值输入电压
共模范围
输入电流
2
输出高电压
输出低电压
输出阻抗
最大静态电源电流
PCLK
PCLK
民
2.0
-0.3
250
1.1
典型值
最大
VCC + 0.3
0.8
VCC-0.6
200
单位
V
V
mV
V
A
V
V
V
mA
条件
LVCMOS
LVCMOS
LVPECL
LVPECL
V
IN
= GND或
V
IN
-vcc
I
OH
= -24毫安
3
I
OL
= 24毫安
2
I
OL
= 12毫安
所有的VCC引脚
2.4
0.55
0.30
14 - 17
2.0
注： 1 V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
范围和输入
摆在于内伏
PP
（DC）的规范。
2输入上拉/下拉电阻影响的输入电流。
3 ASM2I99456可驱动50Ω传输线对这一事件边缘。每路输出驱动一个并行端接50Ω传输线
V的终止电压
TT
。或者，装置可驱动多达2 50Ω串联端接的传输线。
4 I
CCQ
是该装置的直流电流消耗与所有输出打开，并且输入在其默认状态或开
3.3V / 2.5V LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
4 14
2006年11月
修订版0.3
表7. AC特性
（ VCC = VCCA VCCB = = VCCC = 3.3V ± 5 ％ ，T
A
= -40+ 85°C ）
1
符号
f
REF
f
最大
V
PP
V
CMR3
t
P
,
REF
t
r
, t
f
t
PLH
t
PHL
t
PLZ
,
HZ
t
PZL
,
LZ
t
SK （ O）
输入频率
最大输出
频率
峰 - 峰值输入电压
共模范围
参考输入脉冲宽度
PCLK输入上升/下降时间
传播延迟
输出禁止时间
输出使能时间
在一家银行
输出至输出
SKEW
任何输出的银行，同样的输出
分频器
任何输出，所有输出分频器
设备到设备斜
÷ 1输出
÷ 2输出
47
45
0.1
50
50
CCLK任何Q
CCLK任何Q
2.2
2.2
2.8
2.8
÷ 1输出
÷ 2输出
PCLK
PCLK
ASM2I99456
特征
民
0
0
0
500
1.3
1.4
典型值
最大
250
250
2
125
1000
VCC-
0.8
1.0
4
4.45
4.2
10
10
150
200
350
2.25
200
53
55
1.0
2
单位
兆赫
兆赫
兆赫
mV
V
nS
nS
nS
nS
nS
nS
pS
pS
pS
nS
pS
%
%
nS
条件
FSELx=0
FSELx=1
LVPECL
LVPECL
0.8 2.0V
t
SK （PP）的
t
SK （p）的
DC
Q
t
r
, t
f
输出脉冲偏斜
5
输出占空比
输出上升/下降时间
DC
REF
= 50%
DC
REF
= 25%-75%
0.55 2.4V
注： 1 AC特点，适用于50Ω的并行输出端接
到V
TT
.
2 ASM2I99456是官能高达350MHz的的输入和输出时钟频率，并且其特征在于高达250兆赫。
3 V
CMR
交流（AC）的差分输入信号的交叉点。当交叉点是V内获得正常交流操作
CMR
范围和输入
摆在于内伏
PP
（AC）的规范。
4冲突的1.0nS最大输入上升和下降时间的限制会影响器件的传播延迟，设备到设备歪斜，参考输入脉冲宽度
输出占空比和最大频率的规格。
5输出脉冲歪斜是传播延迟时间的差的绝对值： |吨
PLH
- t
PHL
|.
表8. DC特性
（ VCC = VCCA VCCB = = VCCC = 2.5V ± 5 ％ ，T
A
= -40+ 85°C ）
符号
V
IH
V
IL
V
PP
V
CMR1
V
OH
V
OL
Z
OUT
I
IN
I
CCQ
4
特征
输入高电压
输入低电压
峰 - 峰值输入电压
共模范围
输出高电压
输出低电压
输出阻抗
输入电流
最大静态电源电流
3
民
1.7
-0.3
PCLK
PCLK
250
1.1
1.8
典型值
最大
V
CC
+ 0.3
0.7
V
CC
-0.7
0.6
单位
V
V
mV
V
V
V
A
mA
条件
LVCMOS
LVCMOS
LVPECL
LVPECL
I
OH
= -24毫安
2
I
OL
= 15毫安
V
IN
= GND或V
IN
=V
CC
所有的VCC引脚
17 - 20
2
±200
2.0
注： 1 V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
范围和输入
摆在于内伏
PP
（DC）的规范。
2 ASM2I99456可驱动50Ω传输线对这一事件边缘。每路输出驱动器并行1 50Ω端接
传输线V的终止电压
TT
。或者，装置可驱动多达2 50Ω串联端接的传输线。
3输入上拉/下拉电阻影响的输入电流。
4 I
CCQ
是该装置的直流电流消耗与所有输出打开，并且输入在其默认状态或开
3.3V / 2.5V LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
5 14
2005年6月
修订版0.2
3.3V / 2.5V LVCMOS时钟扇出缓冲器
特点
CON连接可配置
10
输出
LVCMOS
时钟
分布BUFFER
兼容于单，双和混合3.3V / 2.5V
电源
宽范围的输出时钟频率高达
250MHz
专为中档高性能
电信，网络和计算机应用
支持高性能差分时钟
应用
马克斯。 200PS的输出歪斜
（在一个银行150PS ）
每个输出银行可选择的输出配置
三态输出
32 LQFP和TQFP封装
的环境工作温度范围
-40到85°C
引脚和功能兼容MPC9456
ASM2I99456
为-40到扩展级温度范围
85°C.
该ASM2I99456是全静态设计，支持时钟
频率高达250 MHz 。产生的信号和
重新定时的片上，以确保3之间的最小偏差
输出银行。
每三个输出银行可以独立地供给
由2.5V或3.3V支持混合电压应用。该
FSELx引脚的输入参考分工之间的选择
频率被一个或两个。分频器可设置
单独为每个所述三个输出银行。该
ASM2I99456可复位，输出被禁用
拉高的MR / OE引脚（高电平状态） 。主张
MR / OE将使输出。
所有的控制输入端接受LVCMOS信号，同时输出
提供LVCMOS兼容水平与能力
驱动端接50Ω传输线。时钟输入
低
电压
PECL
兼容
为
迪FF erential
时钟
配送支持。请咨询ASM2I99446
规范一个完整的CMOS兼容的设备。对于系列
端接的传输线，每个ASM2I99456的
输出可驱动一个或两个痕迹给设备的
1:20有效的扇出。该装置被装在一个
7×7毫米
2
32引脚LQFP和TQFP封装。
功能说明
该ASM2I99456是2.5V和3.3V兼容1:10钟
分配缓冲器设计用于低电压中档到
高性能的电信，网络和计算
应用程序。在3.3V ， 2.5V和双电源电压
支持混合电压应用。该ASM2I99456
提供10低抖动输出和差动LVPECL时钟
输入。的输出是可配置的，支持1：1和1：2的
输出到输入频率比。该ASM2I99456是
半导体联盟
2575 ，奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话： 408.855.4900
传真： 408.855.4999
www.alsc.com
注意：本文档中的信息如有更改，恕不另行通知。
2005年6月
修订版0.2
框图
银行
PCLK
PCLK
VCC/2
25K
B组
0
1
25K
CLK
CLK ÷ 2
0
1
ASM2I99456
QA0
QA1
QA2
QB0
QB1
QB2
fsela
25K
fselb
25K
fselc
MR / OE
0
1
25K
25K
C银行
QC0
QC1
QC2
QC3
ASM2I99456逻辑图
引脚配置
VCCC
VCCB
VCCB
GND
GND
QB0
QB1
QB2
VCCB内部连接到VCC
24
VCCA
QA2
GND
QA1
VCCA
QA0
GND
MR / OE
25
26
27
28
29
30
31
32
1
23
22
21
20
19
18
17
16
15
14
QC3
GND
QC2
VCCC
QC1
GND
QC0
VCCC
ASM2I99456
13
12
11
10
9
2
3
4
5
6
7
8
PECL_CLK
PCL_CLK
fselb
fsela
fselc
3.3V / 2.5V LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
GND
NC
VCC
2 14
2005年6月
修订版0.2
表1.引脚配置
引脚数
3
4
5,6,7
32
8,11,15,20,24,27,31
25,29
18,22
9,13, 17
2
30,28,26
23,21,19
10,12,14,16
1
ASM2I99456
针
PECL_CLK ，
PECL_CLK
FSELA ， FSELB ，
fselc
MR / OE
GND
VCCA ，
VCCB
1
,
VCCC
VCC
QA0 - QA2
QB0 - QB2
QC0 - QC3
NC
I / O
输入
输入
输入
TYPE
LVPECL
LVCMOS
LVCMOS
供应
供应
供应
功能
差分时钟参考
低压正ECL输入
输出组鸿沟选择输入
内部复位输出三态控制
负电压电源输出银行（ GND ）
正电压电源输出银行
正电压供给芯（ VCC）的
银行A输出
B组输出
C银行输出
无连接
产量
产量
产量
-
LVCMOS
LVCMOS
LVCMOS
-
注： 1 VCCB内部连接到VCC 。
表2.支持单，双电源配置
电源电压
CON组fi guration
3.3V
混合电源电压
2.5V
VCC
1
3.3V
3.3V
2.5V
VCCA
2
3.3V
3.3V或2.5V
2.5V
VCCB
3
3.3V
3.3V
2.5V
VCCC
4
3.3V
3.3V或2.5V
2.5V
GND
0V
0V
0V
注： 1 ，VCC是设备的核心和输入电路的正电源。 VCC电压定义输入阈值电平
2 VCCA是银行A输出电源的正极。 VCCA电压定义银行A输出电平
3 VCCB是银行B输出电源的正极。 VCCB电压定义了B银行的输出电平。 VCCB内部连接到VCC 。
4 VCCC是在C银行输出电源的正极。 VCCC电压定义了C银行的产出水平
表3.函数表（对照组）
控制
fsela
fselb
fselc
MR / OE
默认
0
0
0
0
f
QA0 ： 2
= f
REF
f
QB0 ： 2
= f
REF
f
QC0 ： 3
= f
REF
输出启用
0
1
f
QA0 ： 2
= f
REF
÷2
f
QB0 ： 2
= f
REF
÷2
f
QC0 ： 3
= f
REF
÷2
内部复位
输出禁用（三态）
表4.绝对最大额定值
1
符号
V
CC
V
IN
V
OUT
I
IN
I
OUT
T
S
电源电压
直流输入电压
直流输出电压
DC输入电流
直流输出电流
储存温度
-40
特征
民
-0.3
-0.3
-0.3
最大
4.6
V
CC
+0.3
V
CC
+0.3
±20
±50
125
单位
V
V
V
mA
mA
°C
条件
注：上述参数仅是不是暗示了使用功能。暴露在绝对最大额定值为长时间可能会影响
器件的可靠性。
3.3V / 2.5V LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 14
2005年6月
修订版0.2
表5.一般规格
符号
V
TT
MM
HBM
LU
C
PD
C
IN
ASM2I99456
特征
输出端接电压
ESD保护（机器型号）
ESD保护（人体模型）
闭锁抗扰度
功率耗散电容
输入电容
民
200
2000
200
典型值
VCC -2
最大
单位
V
V
V
mA
条件
10
4.0
pF
pF
每路输出
表6.直流特性
（ VCC = VCCA VCCB = = VCCC = 3.3V ± 5 ％ ，T
A
= -40+ 85°C ）
符号
V
IH
V
IL
V
PP
V
CMR1
I
IN
V
OH
V
OL
Z
OUT
I
CCQ4
特征
输入高电压
输入低电压
峰 - 峰值输入电压
共模范围
输入电流
2
输出高电压
输出低电压
输出阻抗
最大静态电源电流
PCLK
PCLK
民
2.0
-0.3
250
1.1
典型值
最大
VCC + 0.3
0.8
VCC-0.6
200
单位
V
V
mV
V
A
V
V
V
mA
条件
LVCMOS
LVCMOS
LVPECL
LVPECL
V
IN
= GND或
V
IN
-vcc
I
OH
= -24毫安
3
I
OL
= 24毫安
2
I
OL
= 12毫安
所有的VCC引脚
2.4
0.55
0.30
14 - 17
2.0
注： 1 V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
范围和输入
摆在于内伏
PP
（DC）的规范。
2输入上拉/下拉电阻影响的输入电流。
3 ASM2I99456可驱动50Ω传输线对这一事件边缘。每路输出驱动一个并行端接50Ω传输线
V的终止电压
TT
。或者，装置可驱动多达2 50Ω串联端接的传输线。
4 I
CCQ
是该装置的直流电流消耗与所有输出打开，并且输入在其默认状态或开
3.3V / 2.5V LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
4 14
2005年6月
修订版0.2
表7. AC特性
（ VCC = VCCA VCCB = = VCCC = 3.3V ± 5 ％ ，T
A
= -40+ 85°C ）
1
符号
f
REF
f
最大
V
PP
V
CMR3
t
P
,
REF
t
r
, t
f
t
PLH
t
PHL
t
PLZ
,
HZ
t
PZL
,
LZ
t
SK （ O）
t
SK （PP）的
t
SK （p）的
DC
Q
t
r
, t
f
ASM2I99456
特征
输入频率
最大输出
频率
峰 - 峰值输入电压
共模范围
参考输入脉冲宽度
PCLK输入上升/下降时间
传播延迟
输出禁止时间
输出使能时间
输出至输出扭曲
在一家银行
任何输出的银行，同样的输出分频器
任何输出，所有输出分频器
设备到设备斜
输出脉冲偏斜
5
输出占空比
输出上升/下降时间
÷ 1输出
÷ 2输出
CCLK任何Q
CCLK任何Q
÷ 1输出
÷ 2输出
PCLK
PCLK
民
0
0
0
500
1.3
1.4
典型值
最大
250
2
2
单位
兆赫
兆赫
兆赫
mV
V
nS
nS
nS
nS
nS
nS
pS
pS
pS
nS
pS
%
%
nS
条件
FSELx=0
FSELx=1
LVPECL
LVPECL
0.8 2.0V
250
125
1000
VCC-0.8
1.0
4
2.2
2.2
2.8
2.8
4.45
4.2
10
10
150
200
350
2.25
200
47
45
0.1
50
50
53
55
1.0
DC
REF
= 50%
DC
REF
= 25%-75%
0.55 2.4V
注： 1 AC特点，适用于50Ω的并行输出端接
到V
TT
.
2 ASM2I99456是官能高达350MHz的的输入和输出时钟频率，并且其特征在于高达250兆赫。
3 V
CMR
交流（AC）的差分输入信号的交叉点。当交叉点是V内获得正常交流操作
CMR
范围和输入
摆在于内伏
PP
（AC）的规范。
4冲突的1.0nS最大输入上升和下降时间的限制会影响器件的传播延迟，设备到设备歪斜，参考输入脉冲宽度
输出占空比和最大频率的规格。
5输出脉冲歪斜是传播延迟时间的差的绝对值： |吨
PLH
- t
PHL
|.
表8. DC特性
（ VCC = VCCA VCCB = = VCCC = 2.5V ± 5 ％ ，T
A
= -40+ 85°C ）
符号
V
IH
V
IL
V
PP
V
CMR1
V
OH
V
OL
Z
OUT
I
IN
I
CCQ
4
特征
输入高电压
输入低电压
峰 - 峰值输入电压
共模范围
输出高电压
输出低电压
输出阻抗
输入电流
最大静态电源电流
3
民
1.7
-0.3
PCLK
PCLK
250
1.1
1.8
典型值
最大
V
CC
+ 0.3
0.7
V
CC
-0.7
0.6
单位
V
V
mV
V
V
V
A
mA
条件
LVCMOS
LVCMOS
LVPECL
LVPECL
I
OH
= -24毫安
2
I
OL
= 15毫安
V
IN
= GND或V
IN
=V
CC
所有的VCC引脚
17 - 20
2
±200
2.0
注： 1 V
CMR
（直流）的差分输入信号的交叉点。当交叉点是V内获得功能性操作
CMR
范围和输入
摆在于内伏
PP
（DC）的规范。
2 ASM2I99456可驱动50Ω传输线对这一事件边缘。每路输出驱动器并行1 50Ω端接
传输线V的终止电压
TT
。或者，装置可驱动多达2 50Ω串联端接的传输线。
3输入上拉/下拉电阻影响的输入电流。
4 I
CCQ
是该装置的直流电流消耗与所有输出打开，并且输入在其默认状态或开
3.3V / 2.5V LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
5 14
QQ：2880707522 复制
