2005年5月
修订版0.3
3.3V / 2.5V 1 ： 9的LVCMOS时钟扇出缓冲器
特点
9 LVCMOS兼容的时钟输出
2可选， LVCMOS兼容输入
350 MHz的最大时钟频率
150 ps的最大时钟偏移
同步输出停在逻辑低状态
消除了输出欠幅脉冲
高阻抗输出控制
3.3V或2.5V电源
可驱动多达18个系列终止时钟线
环境温度范围-40 ° C至+ 85°C
32引脚LQFP和TQFP封装
支持
时钟
分配
in
网络，
ASM2I99447
ASM2I99447是专门设计来分发的LVCMOS
兼容的时钟信号至350兆赫的频率。
每个输出提供了输入信号与精确副本
一个接近零的歪斜。输出缓冲器支持驱动
50Ω终止对这一事件的边缘传输线：
每一个能够驱动一个并行终止或
两个串联端接的传输线。
两个可选择独立的LVCMOS兼容的时钟
输入可用，提供支持冗余时钟
源系统。该ASM2I99447 CLK_STOP控制
同步的，以输入时钟的下降沿。它允许
所述输出时钟信号的仅在一个逻辑的启动和停止
低的状态，从而消除潜在产出欠幅脉冲。
运用OE控制将迫使输出为高
阻抗模式。
所有的输入有一个内部上拉或下拉电阻
防止未使用的和开放的输入浮动。该
器件支持2.5V或3.3V电源和
环境温度范围为-40 ° C至+ 85°C 。该
电信与计算机应用
引脚和功能兼容MPC947和
MPC9447
功能说明
该ASM2I99447是3.3V或2.5V兼容，1:9时钟
扇出缓冲器针对高性能时钟树
应用程序。随着输出频率高达350 MHz和
输出偏斜小于150 ps的，该设备满足需求
最苛刻的时钟应用。
ASM2I99447
is
针
和
功能
兼容
但
性能提升到MPC947和MPC9447 。
半导体联盟
2575 ，奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话： 408.855.4900
传真： 408.855.4999
www.alsc.com
注意：本文档中的信息如有更改，恕不另行通知。
2005年5月
修订版0.3
框图
引脚配置
GND
GND
ASM2I99447
Q0
CCLK0
CCLK1
0
1
CLK
停止
Q1
GND
Q2
V
CC
Q1
GND
Q5
Q0
Q5
Q6
V
CC
GND
30
31
32
1
2
3
4
5
6
7
8
11
10
9
Q8
V
CC
GND
25
26
27
28
29
24
23
22
21
20
19
18
17
16
15
14
GND
Q6
V
CC
Q7
GND
V
CC
CLK_SEL
Q2
Q3
SYNC
Q4
V
CC
CLK_STOP
GND
13
12
GND
V
CC
ASM2I99447
V
CC
OE
（所有的输入电阻器具有为25kΩ的值）
Q7
CLK_SEL
CLK_STOP
CCLK0
CCLK1
GND
V
CC
OE
表1.功能表
控制
CLK_SEL
OE
CLK_STOP
默认
1
1
1
0
选择CLK0输入
输出禁用（高阻态）
1
输出同步停在逻辑低状态
选择CLK1输入
输出启用
输出活跃
注：1， OE = 0，将高阻抗三态输出全部依赖于CLK_STOP
表2.引脚配置
针＃
3
4
2
5
6
11,13,15,19,21,23,26,28,30
1,8,9,12,16,17,20,24,25,29,32
7,10,14,18,22,27,31
引脚名称
CCLK0
CCLK1
CLK_SEL
CLK_STOP
OE
Q0 – Q8
GND
V
CC
I / O
输入
输入
输入
输入
输入
产量
供应
供应
TYPE
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
地
V
CC
功能
时钟信号输入
另类时钟信号输入
时钟输入选择
时钟输出启用/禁用
输出使能/禁用
（高阻抗三态）
时钟输出
负电源（ GND ）
输出与核心
对于I / O电源正极和
核心内容。所有V
CC
引脚都必须连接
为电源的正极
正确的操作
3.3V / 2.5V 1 ： 9的LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
V
CC
Q3
Q4
Q5
1
2 14
2005年5月
修订版0.3
表3.一般规格
符号
V
TT
MM
HBM
LU
C
PD
C
IN
ASM2I99447
特征
输出端接电压
ESD保护（机器型号）
ESD保护（人体模型）
闭锁抗扰度
功率耗散电容
输入电容
民
200
2000
200
典型值
V
CC
÷2
最大
单位
V
V
V
mA
条件
10
4.0
pF
pF
每路输出
输入
表4.绝对最大额定值
1
符号
V
CC
V
IN
V
OUT
I
IN
I
OUT
T
S
特征
电源电压
直流输入电压
直流输出电压
DC输入电流
直流输出电流
储存温度
民
-0.3
-0.3
-0.3
最大
3.9
V
CC
+ 0.3
V
CC
+ 0.3
±20
±50
125
单位
V
V
V
mA
mA
°C
条件
-65
注： 1.These仅仅是极限参数，并不意味着对使用功能。暴露在绝对最大额定值为长时间可能会影响
器件的可靠性。
表5. DC特性
(V
CC
= 3.3V ±5％ ，T
A
= -40°C至+ 85°C ）
符号
V
IH
V
IL
V
OH
V
OL
Z
OUT
I
IN
I
CCQ
特征
输入高电压
输入低电压
输出高电压
输出低电压
输出阻抗
输入电流
2
3
民
2.0
–0.3
2.4
典型值
最大
V
CC
+ 0.3
0.8
0.55
0.30
单位
V
V
V
V
V
W
mA
mA
条件
LVCMOS
LVCMOS
I
OH
= -24毫安
1
I
OL
= 24毫安
I
OL
= 12毫安
V
IN
= V
CC
或GND
所有V
CC
引脚
17
±300
2.0
最大静态电源电流
注： 1 。
该ASM2I99447能驱动50Ω传输线对这一事件边缘。每路输出驱动一个并行端接50Ω传输线
V的终止电压
TT
。或者，装置可驱动多达2 50Ω串联端接的传输线（对于V
CC
=3.3V).
2.输入上拉下来或影响输入电流上拉电阻。
3. ICCQ是设备与所有输出打开，输入在默认状态下或打开的DC电流消耗。
3.3V / 2.5V 1 ： 9的LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 14
2005年5月
修订版0.3
表6. AC特性
(V
CC
= 3.3V ±5％ ，T
A
= -40 ° C至+ 85°C ）
1
符号
f
REF
f
最大
f
P
,
REF
t
r
, t
f
t
PLH / HL
t
PLZ ， HZ
t
PZL ，ZH
t
S
t
H
t
SK （ O）
t
SK （PP）的
t
SK （p）的
DCQ
t
r
, t
f
t
JIT （ CC ）
ASM2I99447
5Characteristics
输入频率
输出频率
参考输入脉冲宽度
CCLK0 ， CCLK1输入上升/下降时间
传播延迟
输出禁止时间
输出使能时间
建立时间
CCLK0或CCLK1到CLK_STOP
3
3
民
0
0
1.4
典型值
最大
350
350
1.0
2
单位
兆赫
兆赫
nS
nS
nS
nS
nS
nS
nS
条件
0.8 2.0V
CCLK0或CCLK1任何Q
1.3
3.3
11
11
0.0
1.0
150
2.0
300
55
1.0
待定
保持时间
CCLK0或CCLK1到CLK_STOP
输出至输出扭曲
设备到设备斜
输出脉冲偏斜
4
输出占空比
兆赫
输出上升/下降时间
周期到周期抖动
pS
nS
pS
%
nS
pS
DC
REF
= 50%
0.55 2.4V
fQ<170
45
0.1
50
RMS （ 1σ ）
注： 1 。
AC特点，适用于50Ω到V并行输出端接
TT
.
二违反最大1.0纳秒输入上升和下降时间的限制会影响设备的传播延迟，设备到设备歪斜，参考输入脉冲宽度
输出占空比和最大频率的规格。
3.建立和保持时间都参考所选择的时钟信号输入的下降沿。
4.输出脉冲歪斜是传播延迟时间的差的绝对值： |吨
PLH
- t
PHL
|.
表7.直流特性
(V
CC
= 2.5V ± 5 ％ ， TA = -40 ° C至+ 85°C ）
符号
V
IH
V
IL
V
OH
V
OL
Z
OUT
I
IN
I
CCQ
特征
输入高电压
输入低电压
输出高电压
输出低电压
输出阻抗
输入电流
最大静态电源电流
3
2
民
1.7
-0.3
1.8
典型值
最大
V
CC
+ 0.3
0.7
0.6
单位
V
V
V
V
mA
mA
条件
LVCMOS
LVCMOS
I
OH
= -15毫安
1
I
OL
= 15毫安
V
IN
= V
CC
或GND
所有V
CC
引脚
19
±300
2.0
注：1。 ASM2I99447能驱动50Ω的
在入射边的传输线。每路输出驱动一个并行端接50Ω传输线
V的终止电压
TT
。可替换地，该装置驱动一个50Ω
系列终止每个输出传输线路（V
CC
=2.5V).
2.输入上拉下来或影响输入电流上拉电阻。
3. ICCQ是设备与所有输出打开，输入在默认状态下或打开的DC电流消耗。
3.3V / 2.5V 1 ： 9的LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
4 14
2005年5月
修订版0.3
表8. AC特性
(V
CC
= 2.5V ± 5 ％ ， TA = -40 ° C至+ 85°C ）
1
符号
f
REF
f
最大
f
P， REF
t
r
, t
f
t
PLH / HL
t
PLZ ， HZ
t
PZL ，ZH
t
S
t
H
t
SK （ O）
t
SK （PP）的
t
SK （p）的
DC
Q
t
r
, t
f
t
JIT （ CC ）
输入频率
输出频率
参考输入脉冲宽度
CCLK0 ， CCLK1输入上升/下降时间
传播延迟
输出禁止时间
输出使能时间
建立时间
CCLK0或CCLK1到CLK_STOP
3
3
ASM2I99447
特征
民
0
0
1.4
典型值
最大
350
350
1.0
2
单位
兆赫
兆赫
nS
nS
nS
nS
nS
nS
nS
条件
0.7 1.7V
CCLK0或CCLK1任何Q
1.7
4.4
11
11
0.0
1.0
150
2.7
200
55
1.0
保持时间
CCLK0或CCLK1到CLK_STOP
输出至输出扭曲
设备到设备斜
输出脉冲偏斜
4
输出占空比
pS
nS
pS
%
nS
pS
DC
REF
=50%
0.6 1.8V
f
Q
<350兆赫
输出上升/下降时间
周期到周期抖动
RMS （ 1
σ)
45
0.1
50
待定
注意：
1.
AC特点，适用于50Ω到V并行输出端接
TT
.
二违反的1.0纳秒最大输入上升和下降时间的限制会影响器件的传播延迟，设备到设备歪斜，参考输入脉冲
宽度，输出占空比和最大频率的规格。
3.建立和保持时间都参考所选择的时钟信号输入的下降沿。
4.输出脉冲歪斜是传播延迟时间的差的绝对值： |吨
PLH
- t
PHL
|.
3.3V / 2.5V 1 ： 9的LVCMOS时钟扇出缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
5 14
QQ：2881677436 复制
