AS7C33512PFS32A
AS7C33512PFS36A
功能说明
该AS7C33512PFS32A / 36A是一个高性能的CMOS 16兆位同步静态随机存取存储器（SRAM）器件
组织为524,288字× 32/36 。它包括一个两阶段的寄存器的寄存器流水线对任何给定的技术的最高频率。
6 / 7.5 ns的时钟存取时间短的循环时间（T
CD
的） 3.4 / 3.8纳秒启用166和133 MHz的总线频率。三芯片使能（ CE ）
输入端允许轻松扩展内存。控制器地址选通（ ADSC） ，或所述处理器：在以下两种方式之一启动突发操作
地址选通（ ADSP ） 。突发提前引脚（ ADV ）允许后续内部产生爆裂地址。
读周期开始与ADSP （不论WE和ADSC的）使用新的外部地址读入片内地址寄存器
当ADSP采样为低电平时，芯片使取样积极的，与输出缓冲器使能OE 。在一读操作时，数据
通过CLK的上升沿，在地址寄存器中登记的当前地址访问被输送到数据输出寄存器和从动
在输出引脚上CLK的下一个上升沿。 ADV被忽略的时钟边沿采样ADSP断言，但被采样的所有
随后的时钟边沿。地址是在内部增加了突发的下一个访问时， ADV采样为低电平并且两个地址
闪光灯是很高的。突发模式可选择与LBO输入。与LBO悬空或驱动为高，突发操作使用交错
数序列。与LBO驱动为低电平时，器件采用一个线性的计数序列。
写周期被禁用输出缓冲器， OE和主张写命令执行。全局写使能GWE写入所有32 /
36 ，无论个人BW的状态[ A：D ]投入。交替地，当GWE高时，一个或多个字节可以被写入通过断言BWE
及相应的单个字节BWN信号。
BWN被忽略的时钟沿采样ADSP低，但它被采样，所有随后的时钟边沿。输出缓冲器被禁用时，
无论OE BWN采样为低电平。数据移入数据输入寄存器时BWN采样为低电平。地址递增
在内部的一个突发地址，如果BWN和ADV采样低。该器件在读操作单周期取消功能
周期。
读或写周期也可以与ADSC代替ADSP启动。与ADSC和ADSP启动周期之间的差别是
如下：
ADSP必须采样为高电平时， ADSC采样为低电平启动与ADSC一个周期。
WE信号进行采样的时钟沿采样ADSC低（和ADSP高） 。
主控芯片使CE0块ADSP ，但不ADSC 。
该AS7C33512PFS32A / 36A系列工作在3.3V核心电源。 I / O的使用能够在2.5V操作一个单独的电源或
3.3V 。这些器件采用100引脚TQFP封装。
TQFP电容
参数
输入电容
I / O容量
*保证不会测试
符号
C
以*
C
I / O *
测试条件
V
IN
= 0V
V
OUT
= 0V
民
-
-
最大
5
7
单位
pF
pF
TQFP封装热阻
描述
热阻
（结到环境）
1
热阻
（结到外壳顶部的）
1
1 ，该参数被采样
条件
测试条件遵循的标准测试方法
以及用于测量热过程
阻抗，按照EIA / JESD51
1–layer
4–layer
符号
θ
JA
θ
JA
θ
JC
典型
40
22
8
单位
° C / W
° C / W
° C / W
12/23/04, v 2.6
半导体联盟
4 19
QQ：2881677436 复制
