AS4C4M4EOQ
AS4C4M4E1Q
功能说明
该4C4M4EOQ和AS4C4M4E1Q是高性能的16兆位的CMOS四路CAS动态随机存取存储器( DRAM )
组织为4,194,304字× 4位。该器件采用先进的CMOS技术和创新的设计制造技术
导致高速,极低的功耗,并在部件和系统的层面广泛的经营利润。该联盟16Mb的DRAM系列
优化用于在个人计算机,工作站,路由器和交换机的应用程序的主存储器。
这些产品的功能,使阅读和单一行中写入操作(或页面)可在执行高速页面模式操作
非常高的速度由行内切换列地址。行和列地址被交替地锁存到使用输入缓冲器
RAS和CAS的下降沿分别输入。另外, RAS是用来使列地址锁存器透明,使应用程序的
之前CAS断言列地址。
扩展数据输出( EDO )阅读模式支持使用50 ns的设备50 MHz的操作。四个独立的CAS引脚允许独立的I / O
操作使奇偶校验模式下运行的设备。与此相反,以“快页模式”的设备,数据后仍然活跃在输出
CAS撤除高,给系统逻辑更多的时间来锁存数据。用OE和WE控制输出阻抗,防止公交车
在争用读 - 修改 - 写和共享总线的应用程序。输出还要高阻抗, RAS和CAS的最后occurrance
要高。
刷新A0到A11的4096种地址组合必须进行使用每64毫秒:
RAS只刷新: RAS断言,而CAS是高举。每4096行必须被选通。输出保持高阻抗。
隐藏刷新: CAS为低,而RAS被触发。刷新地址由内部产生。输出保持低阻抗用
前面的有效数据。
CAS先于RAS的刷新( CBR ) :至少有一个CAS先于RAS断言。刷新地址由内部产生。
输出高阻抗( OE和WE都不在乎) 。
正常读取或写入周期刷新被访问的行。
自刷新周期
刷新A0到A10的2048种地址组合必须进行使用每32毫秒:
RAS只刷新: RAS断言,而CAS是高举。每2048行必须被选通。输出保持高阻抗。
隐藏刷新: CAS为低,而RAS被触发。刷新地址由内部产生。输出保持低阻抗用
前面的有效数据。
CAS先于RAS的刷新( CBR ) :至少有一个CAS先于RAS断言。刷新地址由内部产生。
输出高阻抗( OE和WE都不在乎) 。
正常读取或写入周期刷新被访问的行。
自刷新周期
该4C4M4EOQ和AS4C4M4E1Q可在标准的28引脚塑料SOJ和28引脚塑料TSOP封装。该4C4M4EOQ和
AS4C4M4E1Q操作与5V的± 0.5V单电源供电。所有提供TTL兼容的输入和输出。
3/22/01; v.1.0
半导体联盟
16 P. 2