初步信息
AMD- 762 系统控制器数据表
2001年24416C -月
2.4
2.5
加速图形端口( AGP )
. . . . . . . . . . . . . . . . . . . . . 19
系统时钟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 22
66 - MHz的PCI总线。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 22
33 - MHz的PCI总线。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 23
2.6
电源管理。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 25
2.6.1
2.6.2
2.6.3
2.6.4
满开( C0 ) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
停止(C1) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
节流与STPCLK #断言。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
上电暂停( S1) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
27
27
27
28
S1序列。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 28
2.6.5挂起到内存( S3 ) 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。三十
S3序列。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 31
3
TEST
3.1
董事会(三态)测试模式
35
. . . . . . . . . . . . . . . . . . . . . . . 35
3.1.1董事会测试模式时钟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 36
3.2
3.3
3.4
NAND树测试模式
PLL旁路测试模式
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
时钟输出测试模式。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 45
4
电气数据
4.1
4.2
4.3
绝对额定值
47
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
工作范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 48
直流特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 49
4.3.1电压排序要求。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50
4.4
4.5
功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 53
开关特性和要求。 。 。 。 。 。 。 。 。 。 。 。 53
4.5.1时钟切换的要求。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 53
4.5.2 DDR接口时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 56
DDR写时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 57
DDR读时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 60
iv
目录