a
特点
330 MSPS吞吐速率
三路10位D / A转换器
SFDR
-70分贝在f
CLK
= 50 MHz的; F
OUT
= 1兆赫
-53分贝在f
CLK
= 140 MHz的; F
OUT
= 40 MHz的
RS - 343A / RS - 170兼容输出
互补输出
DAC输出电流范围：2 mA至26毫安
TTL兼容的输入
内部基准电压源（ 1.23 V）
单电源5 V / 3.3 V操作
48引脚LQFP封装
低功耗（ 30毫瓦分@ 3V）
低功耗待机模式（ 6 mW的典型值，3 V ）
工业级温度范围（ -40°C至+ 85°C ）
应用
数字视频系统（ 1600×1200 @ 100赫兹）
高分辨率彩色图形
数字无线电调制
影像处理
仪器仪表
视频信号重构
概述
CMOS ， 330 MHz的
三路10位高速视频DAC
ADV7123
功能框图
V
AA
空白
SYNC
数据
注册
空白
和
SYNC
逻辑
IOR
10
DAC
IOR
IOG
10
DAC
IOG
IOB
10
DAC
IOB
R9–R0
10
G9–G0
10
数据
注册
B9–B0
10
数据
注册
PSAVE
时钟
掉电
模式
电压
参考
电路
V
REF
ADV7123
GND
R
SET
COMP
产品亮点
该ADV7123 （ ADV）是一个三高速，数字 - 模拟
转换器单芯片。它包括三个
高速， 10位视频D / A转换器具有互补
输出，一个标准TTL输入接口，和一个高阻抗，
模拟输出电流源。
该ADV7123具有三个独立的10位宽度的输入端口。一
单5 V / 3.3 V电源和时钟都被要求
使一部分功能。该ADV7123具有额外的视频
控制信号，复合
SYNC
和
空白。
该ADV7123还具有省电模式。
该ADV7123是制作一个5 V CMOS工艺。其单
岩屑CMOS结构可确保更强大的功能与
低功耗。该ADV7123是一个可
48引脚LQFP封装。
1. 330 MSPS吞吐量
2.保证单调性10位
3.兼容多种高清晰度的彩色
图形系统，包括RS - 343A和RS - 170
ADV是ADI公司的注册商标。
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
ADV7123–SPECIFICATIONS
5 V规格
参数
静态性能
分辨率（每DAC ）
积分非线性（ BSL ）
微分非线性
数字和控制输入
输入高电压，V
IH
输入低电压，V
IL
输入电流I
IN
PSAVE
上拉电流
输入电容，C
IN
模拟输出
输出电流
DAC至DAC匹配
输出顺从电压范围，V
OC
输出阻抗，R
OUT
输出电容，C
OUT
偏移误差
增益误差
2
参考电压（分机和Int 。 ）
参考范围，V
REF
功耗
数字电源电流
3
(V
AA
= 5 V 5%, V
REF
= 1.235 V ，R
SET
= 560
智者说，T
j max的情况
= 110 C.)
民
10
–1
–1
2
–1
20
10
2.0
2.0
1.0
0
100
10
–0.025
–5.0
1.12
1.235
3.4
10.5
18
67
8
2.1
0.1
+0.025
+5.0
1.35
9
15
25
72
5.0
0.5
26.5
18.5
5
1.4
0.8
+1
典型值
最大
, C
L
= 10 pF的。所有规格牛逼
民
给T
MAX1
，除非另外
单位
位
最低位
最低位
V
V
A
A
pF
mA
mA
%
V
k
pF
％ FSR
％ FSR
V
mA
mA
mA
mA
mA
mA
%/%
f
CLK
= 50 MHz的
f
CLK
= 140兆赫
f
CLK
= 240兆赫
R
SET
= 560
R
SET
= 4933
PSAVE
=低，数字化和控制
输入在V
DD
测试条件
1
±
0.4
±
0.25
+1
+1
保证单调性
V
IN
= 0.0 V或V
DD
绿色的DAC ， SYNC =高
RGB DAC ， SYNC =低
I
OUT
= 0毫安
测试了DAC输出= 0 V
FSR = 17.62毫安
模拟电源电流
待机电源电流
4
电源抑制比
笔记
1
温度范围T
民
给T
最大
：-40 °C到+ 85 ℃，在50兆赫和140兆赫， 0℃至70℃ ，在240兆赫和330兆赫。
2
增益误差= { （实测（ FSC ） /理想（ FSC ） -1 ）
×
100 }，其中理想= V
REF
/R
SET
×
K
×
（ 3FFH ）和K = 7.9896 。
3
数字电源在0V和V测量与对应于斜坡图案和与输入电平的数据输入连续时钟
DD
.
4
这些最大/最小规格是由特性保证是在4.75 V至5.25 V的范围内。
特定网络阳离子如有更改，恕不另行通知。
–2–
版本B
ADV7123
3.3 V规格
参数
静态性能
分辨率（每DAC ）
积分非线性（ BSL ）
微分非线性
数字和控制输入
输入高电压，V
IH
输入低电压，V
IL
输入电流I
IN
PSAVE
上拉电流
输入电容，C
IN
模拟输出
输出电流
DAC至DAC匹配
输出顺从电压范围，V
OC
输出阻抗，R
OUT
输出电容，C
OUT
偏移误差
增益误差
3
参考电压（分机）。
参考范围，V
REF
参考电压（智力）。
参考范围，V
REF
功耗
数字电源电流
4
2
1
(V
AA
= 3.0 V–3.6 V, V
REF
= 1.235 V ，R
SET
= 560 , C
L
= 10 pF的。所有规格牛逼
民
给T
最大
除非
另有说明，T
j max的情况
= 110 C.)
民
典型值
最大
10
+1
+1
单位
位
最低位
最低位
V
V
A
A
pF
mA
mA
%
V
k
pF
％ FSR
％ FSR
V
V
测试条件
2
R
SET
= 680
R
SET
= 680
R
SET
= 680
–1
–1
2.0
+0.5
+0.25
0.8
–1
20
10
2.0
2.0
1.0
0
70
10
0
0
1.12
1.235
1.235
2.2
6.5
11
16
67
8
2.1
0.1
5.0
12.0
15
72
5.0
0.5
1.4
26.5
18.5
+1
V
IN
= 0.0 V或V
DD
绿色的DAC ， SYNC =高
RGB DAC ， SYNC =低
0
测试了DAC输出= 0 V
FSR = 17.62毫安
1.35
模拟电源电流
待机电源电流
电源抑制比
mA
mA
mA
mA
mA
mA
mA
%/%
f
CLK
= 50 MHz的
f
CLK
= 140兆赫
f
CLK
= 240兆赫
f
CLK
= 330兆赫
R
SET
= 560
R
SET
= 4933
PSAVE
=低，数字化和控制
输入在V
DD
笔记
1
这些最大/最小规格是由特性保证是在3.0 V至3.6 V范围内。
2
温度范围T
民
给T
最大
：-40 °C到+ 85 ℃，在50兆赫和140兆赫， 0℃至70℃ ，在240兆赫和330兆赫。
3
增益误差= { （实测（ FSC ） /理想（ FSC ） -1 ）
×
100 }，其中理想= V
REF
/R
SET
×
K
×
（ 3FFH ）和K = 7.9896 。
4
数字电源在0V和V测量与对应于斜坡图案和与输入电平的数据输入连续时钟
DD
.
特定网络阳离子如有更改，恕不另行通知。
版本B
–3–
ADV7123
5 V动态规范
参数
AC线性
无杂散动态范围为奈奎斯特
2
单端输出
f
CLK
= 50 MHz的; F
OUT
= 1.00 MHz的
f
CLK
= 50 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 50 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 50 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 100 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 100 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 100 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 100 MHz的; F
OUT
= 40.4兆赫
f
CLK
= 140 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 140 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 140 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 140 MHz的; F
OUT
= 40.4兆赫
双端输出
f
CLK
= 50 MHz的; F
OUT
= 1.00 MHz的
f
CLK
= 50 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 50 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 50 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 100 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 100 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 100 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 100 MHz的; F
OUT
= 40.4兆赫
f
CLK
= 140 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 140 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 140 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 140 MHz的; F
OUT
= 40.4兆赫
一个窗口内的无杂散动态范围
单端输出
f
CLK
= 50 MHz的; F
OUT
= 1.00 MHz的; 1 MHz的跨度
f
CLK
= 50 MHz的; F
OUT
= 5.04 MHz的; 2 MHz的跨度
f
CLK
= 140 MHz的; F
OUT
= 5.04 MHz的; 4 MHz的跨度
双端输出
f
CLK
= 50 MHz的; F
OUT
= 1.00 MHz的; 1 MHz的跨度
f
CLK
= 50 MHz的; F
OUT
= 5.00 MHz的; 2 MHz的跨度
f
CLK
= 140 MHz的; F
OUT
= 5.00 MHz的; 4 MHz的跨度
总谐波失真
f
CLK
= 50 MHz的; F
OUT
= 1.00 MHz的
T
A
= 25°C
T
民
给T
最大
f
CLK
= 50 MHz的; F
OUT
= 2.00 MHz的
f
CLK
= 100 MHz的; F
OUT
= 2.00 MHz的
f
CLK
= 140 MHz的; F
OUT
= 2.00 MHz的
DAC性能
毛刺脉冲
DAC串音
3
数据穿心
4, 5
时钟馈通
4, 5
1
(V
AA
= 5 V
5%
1
, V
REF
= 1.235 V ，R
SET
= 560 , C
L
= 10 pF的。所有规格
T
A
= 25℃，除非另有说明，T
j max的情况
= 110 C.)
民
典型值
最大
单位
67
67
63
55
62
60
54
48
57
58
52
41
70
70
65
54
67
63
58
52
62
61
55
53
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
77
73
64
74
73
60
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
66
65
64
63
55
10
23
22
33
dBc的
dBc的
dBc的
dBc的
dBc的
PVS
dB
dB
dB
笔记
1
这些最大/最小规格是由特性保证在4.75 V至5.25 V的范围内。
2
注意，与内部参考电压，V操作时ADV7123显示出高的性能
REF
.
3
DAC至DAC串扰是通过举办一个DAC高，而其他两个正在从低到高，由高到低的转换测量。
4
时钟和数据馈通过冲和下冲的数字输入量的函数。毛刺脉冲包括时钟和数据馈通。
5
TTL输入值是0V到3V时，随着-3 ns的输入上升/下降时间，从10 ％和90％点处测量。定时基准点是用于输入和输出的50％。
特定网络阳离子如有更改，恕不另行通知。
–4–
版本B
ADV7123
3.3 V动态规范
参数
AC线性
无杂散动态范围为奈奎斯特
2
单端输出
f
CLK
= 50 MHz的; F
OUT
= 1.00 MHz的
f
CLK
= 50 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 50 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 50 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 100 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 100 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 100 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 100 MHz的; F
OUT
= 40.4兆赫
f
CLK
= 140 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 140 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 140 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 140 MHz的; F
OUT
= 40.4兆赫
双端输出
f
CLK
= 50 MHz的; F
OUT
= 1.00 MHz的
f
CLK
= 50 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 50 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 50 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 100 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 100 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 100 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 100 MHz的; F
OUT
= 40.4兆赫
f
CLK
= 140 MHz的; F
OUT
= 2.51 MHz的
f
CLK
= 140 MHz的; F
OUT
= 5.04 MHz的
f
CLK
= 140 MHz的; F
OUT
= 20.2兆赫
f
CLK
= 140 MHz的; F
OUT
= 40.4兆赫
一个窗口内的无杂散动态范围
单端输出
f
CLK
= 50 MHz的; F
OUT
= 1.00 MHz的; 1 MHz的跨度
f
CLK
= 50 MHz的; F
OUT
= 5.04 MHz的; 2 MHz的跨度
f
CLK
= 140 MHz的; F
OUT
= 5.04 MHz的; 4 MHz的跨度
双端输出
f
CLK
= 50 MHz的; F
OUT
= 1.00 MHz的; 1 MHz的跨度
f
CLK
= 50 MHz的; F
OUT
= 5.00 MHz的; 2 MHz的跨度
f
CLK
= 140 MHz的; F
OUT
= 5.00 MHz的; 4 MHz的跨度
总谐波失真
f
CLK
= 50 MHz的; F
OUT
= 1.00 MHz的
T
A
= 25°C
T
民
给T
最大
f
CLK
= 50 MHz的; F
OUT
= 2.00 MHz的
f
CLK
= 100 MHz的; F
OUT
= 2.00 MHz的
f
CLK
= 140 MHz的; F
OUT
= 2.00 MHz的
DAC性能
毛刺脉冲
DAC串音
3
数据穿心
4, 5
时钟馈通
4, 5
笔记
1
2
(V
AA
= 3.0 V–3.6 V
1
, V
REF
= 1.235 V ，R
SET
= 680 , C
L
= 10 pF的。所有规格
T
A
= 25℃，除非另有说明，T
j max的情况
= 110 C.)
民
典型值
最大
单位
67
67
63
55
62
60
54
48
57
58
52
41
70
70
65
54
67
63
58
52
62
61
55
53
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
77
73
64
74
73
60
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
66
65
64
64
55
10
23
22
33
dBc的
dBc的
dBc的
dBc的
dBc的
PVS
dB
dB
dB
这些最大/最小规格是由特性保证在3.0 V至3.6 V范围内。
注意，与内部参考电压，V操作时ADV7123显示出高的性能
REF
.
3
DAC至DAC串扰是通过举办一个DAC高，而其他两个正在从低到高，由高到低的转换测量。
4
时钟和数据馈通过冲和下冲的数字输入量的函数。毛刺脉冲包括时钟和数据馈通。
5
TTL输入值是0V到3V时，随着-3 ns的输入上升/下降时间，在10％和90％的点处测量。定时基准点是用于输入和输出的50％。
特定网络阳离子如有更改，恕不另行通知。
版本B
–5–
QQ：2880707522 复制
