ADSP-TS101S
目录
概述
概述。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2
双路计算模块。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3
数据对齐缓冲器（ DAB） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
双整数ALU的（ IALUs ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
程序序列。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
中断控制器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
灵活的指令集。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
片上SRAM存储器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。五
外部端口
（片外存储器/外设接口） 。 。 。 。 。 。五
主机接口。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。五
多处理器接口。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。五
SDRAM控制器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6
EPROM接口。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6
DMA控制器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6
链路端口。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 8
定时器和通用I / O 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 8
复位和引导。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 8
低功耗操作。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 8
时钟域。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 9
输出引脚驱动强度控制。 。 。 。 。 。 。 。 。 。 。 。 。 。 9
电源供应器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 9
过滤参考电压和时钟。 。 。 。 。 。 。 。 。 。 。 9
开发工具。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 9
设计一个仿真器兼容的DSP
董事会（目标） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10
附加信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 11
引脚功能描述。 。 。 。 。 。 。 。 。 。 。 。 。 11
管脚状态的复位。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 11
引脚定义。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 11
表带引脚功能描述。 。 。 。 。 。 。 18
规格。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 19
绝对最大额定值。 。 。 。 。 。 。 。 。 。 20
静电放电敏感度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 20
时序规范。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 21
通用AC时序。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 21
链路端口传输数据
和令牌定时开关。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 28
输出驱动电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 31
测试条件。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 32
输出禁止时间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 32
输出使能时间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 32
电容性负载。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 33
环境条件。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 35
热特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 35
484引脚PBGA引脚配置。 。 。 。 。 。 36
625引脚PBGA引脚配置。 。 。 。 。 。 39
外形尺寸。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 42
订购指南。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 43
修订历史。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 44
在ADSP -TS101S TigerSHARC处理器是一款超高性
formance ，对于大信号静态超标量处理器优化
处理任务和通信基础设施。该DSP
结合了非常广泛的内存宽度的双运算
块，支持32位和40位浮点和8,16
32 ，和64位的定点处理，来设置一个新的标准
表现为数字信号处理器。 TigerSHARC系列的亲
处理器的静态超标量体系结构可让处理器执行
多达四条指令的每个周期内，进行24个16位
定点运算或六浮点运算。
三个独立的128位宽度的内部数据总线，每
连接到三个2M比特的存储体中的一个，使
四字数据，指令和I / O访问，并提供
每对内存带宽的第二个字节14.4克。
工作在300 MHz时， ADSP -TS101S处理器核心拥有
3.3 ns指令周期时间。利用其单指令，
多数据（ SIMD ）功能，在ADSP -TS101S可以
执行2.4十亿的40位MAC或600亿8000位MAC
每秒。
表1
和
表2
示出了DSP的性能
基准。
表1.通用算法的基准
在300MHz下
标杆
速度
时钟
周期
32位算法， 6亿的MAC / s的峰值性能
1024点复数FFT （基数32.78微秒
9,835
2)
50抽头FIR的1024个输入
91.67 s
27,500
单FIR MAC
1.83纳秒
0.55
16位算法，2.4十亿的MAC / s的峰值性能
256点复数FFT （基数2 ） 3.67微秒
1,100
50抽头FIR的1024个输入
24.0 s
7,200
单FIR MAC
0.47纳秒
0.14
单复数FIR MAC
1.9纳秒
0.57
I / O DMA传输速率
外部端口
800M字节/秒N / A
链路端口（每个）
250M字节/秒N / A
表2. 3G无线算法的基准
标杆
执行
（ MIPS）的
1
涡轮解码
51 MIPS
384 kbps的数据通道
0.86 MIPS
维特比解码
2
12.2kbps的AMR语音通道
0.27 MIPS
复相关
3
3.84 MCPS与256的扩频因子
1
2
执行速度是指令周期每秒。
自适应多速率（ AMR ）
3
每秒Megachips （ MCPS ）
在ADSP -TS101S与其他Tiger-代码兼容
SHARC处理器。
–2–
REV 。一
QQ：2880707522 复制
