【BLACKFIN嵌入式处理器ADSP-BF534/ADSP-BF536/ADSP-BF537特点高达】,IC型号ADSP-BF534BBCZ-4A,ADSP-BF534BBCZ-4A PDF资料,ADSP-BF534BBCZ-4A经销商,ic,电子元器件-51电子网

BLACKFIN

嵌入式处理器

ADSP-BF534/ADSP-BF536/ADSP-BF537

特点

高达600MHz的高性能Blackfin处理器的

3个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和轻松的教学模式

编程和编译环境友好

先进的调试，跟踪和性能监控

0.8 V至1.3 V核心V

带有片上电压调节

2.5 V和3.3 V兼容的I / O与特定的可承受5V电压的引脚

182球和208球CSP_BGA封装

外设

IEEE 802.3兼容10/100以太网MAC （ ADSP- BF536和

ADSP -BF537只）

控制器区域网络（ CAN） 2.0B接口

并行外设接口（ PPI ），支持ITU-R 656

视频数据格式

2个双通道，全双工同步串行端口

（体育），支持8个立体声I

s通道

12个外设DMA中， 2所掌握的以太网MAC

2存储器到存储器的DMA与外部请求线

事件处理32个中断输入

串行外设接口（SPI ）兼容

2个UART ，支持IrDA

2线接口（ TWI ）控制器

8个32位定时器/计数器，支持PWM功能

实时时钟（ RTC）和看门狗定时器

32位内核定时器

48个通用I / O的端口（GPIO ），8个高电流驱动器

片上PLL可在0.5 64倍频

调试/ JTAG接口

内存

高达132K字节的片上存储器

指令SRAM /高速缓存和指令SRAM

数据SRAM /高速缓存以及附加专用数据SRAM

暂存SRAM （见

表1第3页

可用

内存配置）

可与SDRAM的支持外部存储器控制器

和异步8位和16位的存储器

从外部闪存，SPI和TWI灵活的启动选项

内存或SPI ， TWI和UART主机设备

内存管理单元提供的内存保护

稳压器

JTAG测试和仿真

外设接入总线

看门狗定时器

外设接入总线

指令

内存

外

ACCESS

公共汽车

RTC

可以

TWI

SPORT0

SPORT1

GPIO

PORT

打断

调节器

数据

内存

DMA

调节器

DMA

外

公共汽车

DMA总线核心

DMA存取总线

PPI

UART 0-1

SPI

定时器0-7

外部端口

FLASH ， SDRAM控制

GPIO

PORT

引导ROM

以太网MAC

(ADSP-BF536/

ADSP -BF537只）

GPIO

PORT

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

英文内容

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

2008

ADSP-BF534/ADSP-BF536/ADSP-BF537

功能................................................. ................ 1

内存................................................. ............... 1

外设................................................. ............ 1

修订历史................................................ ...... 2

概述................................................ 3

汽车产品............................................. 3

便携式低功耗架构............................. 3

................................................系统集成3

Blackfin处理器外设................................. 3

Blackfin处理器内核.......................................... 4

内存架构............................................ 5

DMA控制器................................................ 8 ..

实时时钟.............................................. ..... 9

看门狗定时器................................................ 9 ..

定时器................................................. .............. 9

串行端口（SPORT ） .......................................... 10

串行外设接口（ SPI ）端口....................... 10

UART端口................................................ ...... 10

控制器区域网络（ CAN） ............................ 11

TWI控制器接口...................................... 11

10/100以太网MAC .......................................... 11

港口................................................. ............... 12

并行外设接口（ PPI ） ........................... 12

动态电源管理................................ 13

电压调节.............................................. 14

时钟信号................................................ ...... 14

引导模式................................................ ... 16

指令集说明.................................... 17

开发工具.............................................. 17

设计一个仿真器兼容的处理器板... 18

相关文件.............................................. 18

引脚说明................................................ .... 19

规格................................................. ....... 24

工作条件........................................... 24

电气特性....................................... 26

绝对最大额定值................................... 29

ESD敏感度................................................ ... 30

包装信息............................................ 30

时序规格........................................... 31

输出驱动电流......................................... 53

功耗............................................... 55

测试条件................................................ .. 55

热特性........................................ 59

182球CSP_BGA球分配........................... 60

208球稀疏CSP_BGA球分配.................. 63

外形尺寸................................................ 66

表面贴装设计.......................................... 67

订购指南................................................ ..... 68

修订历史

3月8日 - 修订版。 D钮英文内容

增加了新的汽车节。看

汽车产品3

添加了所有600 MHz的数据。看

处理器比较........ 3

工作条件............................................. 23

电气特性.......................................... 25

时序规格............................................. 30

加详细的静态和动态功耗数据和活动

缩放因子。

静态电流低功耗工艺（MA ） ..................... 27

静态电流，高速加工（毫安） ..................... 27

活动尺度因子........................................... 28

更正

通用端口时序..................... 45

修订

图30 ， 10/100以太网MAC控制器时序：

RMII接收信号............................................... 51

修订

订购指南.......................................... 67

修订版E |

第2页：68 |

2008年3月

ADSP-BF534/ADSP-BF536/ADSP-BF537

概述

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器

Blackfin处理器的成员

系列产品，结合了

ADI公司/英特尔微信号架构（ MSA ）。

国家的最先进的Blackfin处理器结合了双MAC ，显

纳尔处理引擎，干净，正交的优点

类RISC微处理器的指令集，以及单指令

灰，多数据（SIMD ）多媒体功能集成到一个单一的

指令集架构。

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器

完整的代码和引脚兼容。它们的区别仅

对于它们的性能，片上存储器，以及存在

以太网MAC模块。具体表现为，内存和

功能配置示于

表1中。

表1.处理器对比

ADSP-BF534

ADSP-BF536

ADSP-BF537

汽车产品

有些ADSP - BF534模型可用于汽车应用程序

阳离子与控制的制造。请注意，这些特殊

模型可能具有规格从一般的不同

版本车型。有关哪些型号可供选择

如汽车，见

订购指南第67页。

便携式低功耗架构

Blackfin处理器提供世界一流的电源管理

和性能。它们产生具有低功耗和低

电压设计方法和功能的片上动态

功率管理，这是通过改变工作电压的能力

和操作频率显著降低整体功耗

消费。这种能力可导致大量reduc-

化功耗，只改变比较

频率操作。这允许更长的电池寿命

便携式电器。

系统集成

Blackfin处理器是一个高度集成的系统级芯片

对于下一代的嵌入式网络- CON-溶液

连接的应用程序。通过将工业标准接口

带有高性能信号处理核心，具有成本效益的

应用程序可以很快发展，而不需要

昂贵的外部元件。该系统外设包括一个

符合IEEE标准802.3 10/100以太网MAC （ ADSP- BF536和

ADSP -BF537只），一个CAN 2.0B控制器，一个TWI控制器，

2个UART端口，一个SPI端口，两个串行端口（SPORT ）， 9

通用32位定时器（ 8具有PWM功能），一个

实时时钟，一个看门狗定时器，以及一个并行外设

接口（ PPI ）。

特点

以太网MAC

可以

TWI

SPORT有

个UART

SPI

GP定时器

看门狗定时器

RTC

并行外设接口

个GPIO

L1指令

SRAM /高速缓存

L1指令

SRAM

内存

L1数据

配置SRAM /高速缓存

L1数据SRAM

L1暂存器

L3引导ROM

最高速度等级

封装选项：

稀疏CSP_BGA

CSP_BGA

—

16K字节

48K字节

32K字节

4K字节

2K字节

500兆赫

208-Ball

182-Ball

16K字节

BLACKFIN处理器外设

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器CON组

经由几覃一组丰富连接到芯的外围设备的

高带宽的总线，在系统配置提供了灵活性

和灰以及出色的整体系统性能（见

图1）。

该处理器包含专用的网络通讯

阳离子模块和高速串行和并行端口，

中断控制器的中断，从柔性管理

片上外设或外部源，电源管理

换货控制功能来定制性能和功耗

处理器和系统的许多应用的特征

情景。

所有外设，除了通用的I / O ，CAN

TWI ，实时时钟和计时器，通过柔性支承

DMA结构。也有独立的存储器DMA通道

专用于数据传输处理器之间的不同

存储器空间，包括外部SDRAM和异步

内存。在高达133 MHz的运行多个片上总线

提供足够的带宽，以使处理器核心正在运行的

随着在所有芯片上的和外部的活动

外设。

48K字节， 48K字节

32K字节， 32K字节

—

4K字节

2K字节

400兆赫

208-Ball

182-Ball

32K字节

4K字节

2K字节

600兆赫

208-Ball

182-Ball

通过集成了一套丰富的业界领先的系统外设

记忆中， Blackfin处理器的首选平台

对于需要类RISC亲下一代应用

grammability ，多媒体支持，以及先进的信号

在一个集成包处理。

修订版E |

第3页：68 |

2008年3月

ADSP-BF534/ADSP-BF536/ADSP-BF537

在Blackfin处理器包括一个片上稳压器

支持处理器的动态电源管理capabil-的

性。所述电压调节器提供了一系列的核心电压电平

从单一的2.25 V至3.6 V的输入提供时。电压

稳压器可在用户的自由裁量权被绕过。

任务。这些措施包括位操作，如字段提取和弹出

ulation数，模2

乘，除原语，饱和度

和舍入，并用符号/指数检测。该组的视频

指令包括字节对齐和包装业务，

16位和8位截断加， 8位平均操作，

和8位的减法/绝对值/累加（SAA）的操作。

还提供了比较/选择和矢量搜索

指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。如果第二个ALU时，

四通道16位操作是可能的。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持零过

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

Blackfin处理器内核

如图

图2中，

Blackfin处理器内核包含两个

16位乘法器， 2个40位累加器， 2个40位的ALU ，

4个视频ALU和1个40位移位器。计算部

处理从所述寄存器堆的8位， 16位或32位数据。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

被支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

地址运算单元

DA1 32

DA0 32

为了记忆

DAG1

DAG0

RAB

PREG

SD 32

LD1 32

LD0 32

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.L

R0.L

桶

移

ASTAT

SEQUENCER

对齐

解码

LOOP BUFFER

控制

单位

数据运算单元

图2. Blackfin处理器内核

修订版E |

第4页：68 |

2008年3月

ADSP-BF534/ADSP-BF536/ADSP-BF537

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

该存储器的DMA控制器提供高带宽的数据 -

运动能力。它可以执行的代码块传输或

内部存储器和外部之间的数据

存储空间。

内部（片）内存

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器具有

片上存储器三个街区，提供高带宽

接入到核心。

第一块是L1指令存储器，由

64K字节的SRAM ，它的16K字节可被配置为

4路组相联高速缓存。该内存在全访问

处理器速度。

在第二片上存储器块是L1数据存储器，连续的

sisting每个高达32K字节的最多两个银行。每个内存

银行是可配置的，同时提供高速缓存和SRAM functional-

性。此内存块以全速度访问。

第三个内存块是4K字节暂存器SRAM ，其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且不能被配置为高速缓存存储器。

外部（片外）存储器

外部存储器通过EBIU访问。这16位接口

提供了一个无缝连接的同步DRAM的银行

（SDRAM），以及多达四个银行的异步存储器

设备，包括闪存，EPROM， ROM，SRAM和存储器

映射I / O设备。

在PC133兼容的SDRAM控制器可以被编程

SDRAM接口高达512M字节。一个单独的可以排

打开每个SDRAM内部银行，而SDRAM CON-

控制器支持多达4个内部SDRAM的银行，提高

整体性能。

异步存储器控制器可以被编程为

控制多达四家银行的设备具有非常灵活的时间

参数为各种各样的设备。每家银行占有

1M字节段，不管这些设备所使用的尺寸，所以

这些银行是唯一连续的，如果每个已完全填充

随着内存1M字节。

内存架构

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器查看

内存作为一个统一的4G字节的地址空间，使用32位

地址。所有的资源，包括内部存储器，外部

内存和I / O控制寄存器，都占据了单独的章节

这个共同的地址空间。这样做的部分记忆

地址空间中被排列为分层结构，以提供

一些非常快速，低延迟的一个良好的成本/性能平衡

片上存储器作为高速缓存或SRAM ，和更大，成本更低，并

性能的片外存储器的系统。（见

图3）。

片上L1存储器系统是最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达516M字节

物理内存。

I / O存储器空间

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器做

不是定义一个单独的I / O空间。所有的资源都被映射

通过统一的32位地址空间。片上I / O设备有

他们的控制寄存器映射到内存映射寄存器

（个MMR ）在接近4G字节的地址空间的顶部地址。

这些被分离为两个部分，其中一个包含

控制MMR的所有核心功能，而另一类则

包含用于设置的导通和控制寄存器

核心以外的片内外设。的孕产妇死亡都可以访问

只有在管理员模式下显示为预留空间到片

片上外设。

修订版E |

第5页：68 |

2008年3月

特点

BLACKFIN

嵌入式处理器

ADSP-BF534/ADSP-BF536/ADSP-BF537

外设

IEEE 802.3兼容10/100以太网MAC （ ADSP- BF536和

ADSP -BF537只）

控制器区域网络（ CAN） 2.0B接口

并行外设接口（ PPI ），支持ITU-R 656

视频数据格式

两个双通道，全双工同步串行端口

（体育），支持8个立体声I

s通道

12个外设DMA中， 2所掌握的以太网MAC

二存储器到存储器的DMA与外部请求线

事件处理32个中断输入

串行外设接口（SPI ）兼容

两个UART带有IrDA

支持

双线接口（ TWI ）控制器

8个32位定时器/计数器，支持PWM功能

实时时钟（ RTC）和看门狗定时器

32位内核定时器

48个通用I / O的端口（GPIO ），8个高电流驱动器

片上PLL可为1至63倍频

调试/ JTAG接口

高达600MHz的高性能Blackfin处理器的

2个16位MAC ， 2个40位ALU，4个8位视频ALU ，

40位移位寄存器

RISC式寄存器和轻松的教学模式

编程和编译环境友好

先进的调试，跟踪和性能监控

0.8 V至1.2 V核心V

带有片上电压调节

2.5 V和3.3 V容限I / O与特定的可承受5V电压的引脚

182球和208球MBGA封装

内存

高达132K字节的片上存储器包括：

指令SRAM /高速缓存;指令SRAM ;

数据SRAM /高速缓存;附加专用数据SRAM ;

暂存SRAM （见

表1第3页

可用

内存配置）

可与SDRAM的支持外部存储器控制器

和异步8位和16位的存储器

从外部闪存，SPI和TWI灵活的启动选项

内存或SPI ， TWI和UART主机设备

内存管理单元提供的内存保护

稳压器

JTAG测试和仿真

外设接入总线

看门狗定时器

外设接入总线

指令

内存

外

ACCESS

公共汽车

RTC

可以

TWI

SPORT0

SPORT1

GPIO

PORT

打断

调节器

数据

内存

DMA

调节器

DMA

外

公共汽车

DMA总线核心

DMA存取总线

PPI

UART 0-1

SPI

定时器0-7

外部端口

FLASH ， SDRAM控制

GPIO

PORT

引导ROM

以太网MAC

(ADSP-BF536/

BF537 ONLY）

GPIO

PORT

图1.功能框图

Blackfin处理器和Blackfin处理器徽标是ADI公司的注册商标

版本B

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

2006

ADSP-BF534/ADSP-BF536/ADSP-BF537

概述................................................ 3

便携式低功耗架构............................. 3

................................................系统集成3

Blackfin处理器外设................................. 3

Blackfin处理器内核.......................................... 4

内存架构............................................ 5

DMA控制器................................................ 8 ..

实时时钟.............................................. ..... 9

看门狗定时器................................................ 9 ..

定时器................................................. .............. 9

串行端口（SPORT ） .......................................... 10

串行外设接口（ SPI ）端口....................... 10

UART端口................................................ ...... 10

控制器区域网络（ CAN） ............................ 11

TWI控制器接口...................................... 11

10/100以太网MAC .......................................... 11

港口................................................. ............... 12

并行外设接口（ PPI ） ........................... 12

动态电源管理................................ 13

电压调节.............................................. 14

时钟信号................................................ ..... 14

引导模式................................................ ... 16

指令集的说明................................... 16

开发工具............................................. 17

设计一个仿真器兼容的处理器板.. 18

相关文件............................................. 18

引脚说明................................................ .... 19

规格................................................. ....... 23

工作条件.......................................... 23

电气特性....................................... 24

绝对最大额定值.................................. 25

ESD敏感度................................................ ... 25

包装信息............................................ 25

时序规格........................................... 26

异步存储器读周期时序............ 28

异步存储器写周期时序........... 29

外部端口总线请求和许可周期时序.. 30

SDRAM接口时序.................................. 31

外部DMA请求时序............................ 32

并行外设接口时序...................... 33

串行端口................................................ ..... 36

串行外设接口 - 主时序...... 40

串行外设接口端口 - 从时序........ 41

通用异步收发器（ UART ）

端口 - 接收和发送时序................. 42

通用端口时序............................. 43

定时器周期时序.......................................... 44

定时器时钟时序......................................... 45

JTAG测试和仿真端口时序.................. 46

10/100以太网MAC控制器时序............... 47

输出驱动电流......................................... 50

功耗............................................... 53

测试条件................................................ .. 54

电容负载.............................................. 55

热特性........................................ 58

182球的Mini- BGA引脚....................................... 59

208球稀疏的Mini- BGA引脚.............................. 62

外形尺寸................................................ 65

表面贴装设计.......................................... 66

订购指南................................................ ..... 66

修订历史

7月7日 - 修订版B

本次修订的数据资料，在ADSP- BF534 ，

ADSP - BF536 ，和ADSP- BF537已合并成

一个家庭的数据表。由于这种变化，不是所有的

处理器的特性和属性应用于所有产品。看

表1第3页

为产品提供的数字。

添加表10 ，

最大占空比输入瞬态

电压................................................. ............ 25

额外

通用异步收发器（ UART ）

端口 - 接收和发送时序......................... 42

版本B

|第2页：68 | 2006年7月

修订

图47 ，图48 ，

和

图49

下

测试条件................................................ ..... 54

增加了208球BGA迷你

第58页热特性

和

208球稀疏的Mini- BGA引脚上的第62页。

ADSP-BF534/ADSP-BF536/ADSP-BF537

概述

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器

Blackfin系列产品的成员，纳入

ADI公司/英特尔微信号架构（ MSA ）。

Blackfin处理器结合国家的最先进的双MAC信号

处理引擎，一个干净，正交RISC-的优点

像微处理器的指令集，以及单指令

多数据（SIMD）多媒体功能集成到一个单一的

指令集架构。

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器

完整的代码和引脚兼容。它们的区别仅

对于它们的性能，片上存储器，以及存在

以太网MAC模块。具体表现为，内存和

功能配置示于

表1中。

表1.处理器对比

ADSP-BF534

ADSP-BF536

特点

ADSP-BF537

便携式低功耗架构

Blackfin处理器提供世界一流的电源管理

和性能。它们产生具有低功耗和低

电压设计方法和功能的片上动态

功率管理，这是通过改变工作电压的能力

和操作频率显著降低整体功耗

消费。这种能力可导致大量reduc-

化功耗，只改变比较

频率操作。这允许更长的电池寿命

便携式电器。

系统集成

Blackfin处理器是一个高度集成的系统级芯片

对于下一代的嵌入式网络- CON-溶液

连接的应用程序。通过将工业标准接口

带有高性能信号处理核心，具有成本效益的

应用程序可以很快发展，而不需要

昂贵的外部元件。该系统外设包括一个

符合IEEE标准802.3 10/100以太网MAC （ ADSP- BF536和

ADSP -BF537只），一个CAN 2.0B控制器，一个TWI控制器，

2个UART端口，一个SPI端口，两个串行端口（SPORT ）， 9

通用32位定时器（ 8具有PWM功能），一个

实时时钟，一个看门狗定时器，以及一个并行外设

接口（ PPI ）。

以太网MAC

可以

TWI

SPORT有

个UART

SPI

GP定时器

看门狗定时器

RTC

并行外设接口

个GPIO

L1指令

SRAM /高速缓存

L1指令

SRAM

内存

L1数据

配置SRAM /高速缓存

L1数据SRAM

L1暂存器

L3引导ROM

最高速度等级

封装选项：

稀疏的Mini- BGA

微型BGA

—

16K字节

48K字节

32K字节

4K字节

2K字节

500兆赫

208-Ball

182-Ball

16K字节

BLACKFIN处理器外设

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器CON组

含有一个外设丰富，通过几个连接到核心

高带宽的总线，在系统配置提供了灵活性

和灰以及出色的整体系统性能（见

框图

第1页）。

该处理器包含专用

网络通信模块和高速串行和

并行端口，灵活的管理中断控制器

对中断的片上外设或外部源，

和电源管理控制功能来定制perfor-

处理器和系统的性能并输出特性

很多应用场景。

所有外设，除了通用的I / O ，CAN

TWI ，实时时钟和计时器，通过柔性支承

DMA结构。也有独立的存储器DMA通道

专用于数据传输处理器之间的不同

存储器空间，包括外部SDRAM和异步

内存。在高达133 MHz的运行多个片上总线

提供足够的带宽，以使处理器核心正在运行的

随着在所有芯片上的和外部的活动

外设。

在Blackfin处理器包括一个片上稳压器

支持处理器的动态电源管理capabil-的

性。所述电压调节器提供了一系列的核心电压电平

从单一的2.25 V至3.6 V的输入提供时。电压

稳压器可在用户的自由裁量权被绕过。

48K字节， 48K字节

32K字节， 32K字节

—

4K字节

2K字节

400兆赫

208-Ball

182-Ball

32K字节

4K字节

2K字节

600兆赫

208-Ball

182-Ball

通过集成了一套丰富的业界领先的系统外设

记忆中， Blackfin处理器的首选平台

对于需要类RISC亲下一代应用

grammability ，多媒体支持，以及先进的信号

在一个集成包处理。

版本B

第3页：68 | 2006年7月

ADSP-BF534/ADSP-BF536/ADSP-BF537

Blackfin处理器内核

如图

图2中第4页，

Blackfin处理器内核

包含2个16位乘法器， 2个40位累加器， 2

40位ALU，4个视频ALU和1个40位移位器。该compu-

塔季翁单元处理8位，16位或32位的寄存器文件中的数据。

计算寄存器文件包含8个32位寄存器。当

在16位操作数数据进行计算操作，

注册文件运行16个独立的16位寄存器。所有

操作数计算业务都来自多

寄存器和指令常量域。

每个MAC可以在每一乘法执行16位乘16位的

周期，积累的结果到40位累加器。

符号和无符号的格式，舍入和饱和度

被支持。

该ALU的执行传统的一套算术和逻辑的

操作上的16位或32位数据。此外，许多特殊

说明被包括以加速各种信号处理

任务。这些措施包括位操作，如字段提取和弹出

ulation数，模2

乘，除原语，饱和度

和舍入，并用符号/指数检测。该组的视频

指令包括字节对齐和包装业务，

16位和8位截断加， 8位平均操作，

和8位的减法/绝对值/累加（SAA）的操作。

还提供了比较/选择和矢量搜索

指令。

对于某些指令，两个16位的ALU操作可以是per-

对寄存器对（ 16位半高，同时形成

16位的运算寄存器低一半）。如果第二个ALU时，

四通道16位操作是可能的。

在40位移位器可以执行移位和旋转，并用于

准化，提取和存储等

指令。

该程序控制器控制指令流execu-

化，包括指令对齐和解码。为

程序流控制，音序器支持相对于PC和

间接条件跳转（支持静态分支预测），以及

子程序调用。硬件提供支持零过

头循环。该结构是完全互锁的，这意味着

在执行时，程序员不需要管理管道

与数据相关性的说明。

地址运算单元

DA1 32

DA0 32

为了记忆

DAG1

DAG0

RAB

PREG

SD 32

LD1 32

LD0 32

R7.H

R6.H

R5.H

R4.H

R3.H

R2.H

R1.H

R0.H

R7.L

R6.L

R5.L

R4.L

R3.L

R2.L

R1.H

R0.L

桶

移

ASTAT

SEQUENCER

对齐

解码

LOOP BUFFER

控制

单位

数据运算单元

图2. Blackfin处理器内核

版本B

|第4页：68 | 2006年7月

ADSP-BF534/ADSP-BF536/ADSP-BF537

地址运算单元提供了两个地址simulta-

进行双存取的内存。它包含一个多端口

寄存器文件构成的四组32比特的索引，修改

长度和基址寄存器（用于循环缓冲），和八

另外的32位指针寄存器（用于C风格的索引堆栈

操作）。

Blackfin处理器支持改进的哈佛结构

组合和分级的存储器结构。电平1 （L1）的

记忆是指那些通常在全速运转

速度很少或根本没有延迟。在L1级，指令

内存只存放指令。这两个数据存储器存放

数据，一个专用的临时数据存储器存放堆栈和

局部变量的信息。

另外，多个L1存储器块被设置，提供一个

SRAM和缓存的配置组合。内存管理

精神疾病单元（MMU）提供单独的存储器保护

任务可被操作上的核心，并且可以保护系统

免于意外的存取寄存器。

该架构提供了操作三种模式：用户模式，

监控模式和仿真模式。用户模式有

对某些系统资源受限制的访问，从而提供了一种

受保护的软件环境，而管理员模式

不受限制地访问系统和核心资源。

Blackfin处理器的指令集进行了优化，使

该16位的操作码表示的最频繁使用的指令

系统蒸发散，导致优秀的编译后的代码密度。复

DSP指令被编码成32位的操作码，代表

功能齐全的多功能指令。 Blackfin处理器

支持有限的并发能力，在32位指令

灰可以并行使用两个16位指令来发出

允许程序员使用许多核心资源在

单指令周期。

Blackfin处理器汇编语言使用的代数同步

税务易于编程和可读性。该体系结构已

结合使用与C / C ++编译器的优化，

从而快速，高效的软件实现。

该存储器的DMA控制器提供高带宽的数据 -

运动能力。它可以执行的代码块传输或

内部存储器和外部之间的数据

存储空间。

内部（片）内存

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器具有

片上存储器三个街区，提供高带宽

接入到核心。

第一块是L1指令存储器，由

64K字节的SRAM ，它的16K字节可被配置为

4路组相联高速缓存。该内存在全访问

处理器速度。

在第二片上存储器块是L1数据存储器，连续的

sisting每个高达32K字节的最多两个银行。每个内存

银行是可配置的，同时提供高速缓存和SRAM functional-

性。此内存块以全速度访问。

第三个内存块是4K字节暂存器SRAM ，其中

运行在相同的速度和L1存储器，但只可访问

作为数据SRAM ，并且不能被配置为高速缓存存储器。

外部（片外）存储器

外部存储器通过EBIU访问。这16位接口

提供了一个无缝连接的同步DRAM的银行

（SDRAM），以及多达四个银行的异步存储器

设备，包括闪存，EPROM， ROM，SRAM和存储器

映射I / O设备。

在PC133兼容的SDRAM控制器可以被编程

SDRAM接口高达512M字节。一个单独的可以排

打开每个SDRAM内部银行，而SDRAM CON-

控制器支持多达4个内部SDRAM的银行，提高

整体性能。

异步存储器控制器可以被编程为

控制多达四家银行的设备具有非常灵活的时间

参数为各种各样的设备。每家银行占有

1M字节段，不管这些设备所使用的尺寸，所以

这些银行是唯一连续的，如果每个已完全填充

随着内存1M字节。

内存架构

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器查看

内存作为一个统一的4G字节的地址空间，使用32位

地址。所有的资源，包括内部存储器，外部

内存和I / O控制寄存器，都占据了单独的章节

这个共同的地址空间。这样做的部分记忆

地址空间中被排列为分层结构，以提供

一些非常快速，低延迟的一个良好的成本/性能平衡

片上存储器作为高速缓存或SRAM ，和更大，成本更低，并

性能的片外存储器的系统。看

网络连接gure 3 。

片上L1存储器系统是最高性能

内存可用于Blackfin处理器。离片MEM-

储器系统中，通过外部总线接口单元访问

（ EBIU ），提供扩展带SDRAM ，闪存，和

SRAM ，可选择访问高达516M字节

物理内存。

I / O存储器空间

在ADSP - BF534 / ADSP - BF536 / ADSP -BF537处理器做

不是定义一个单独的I / O空间。所有的资源都被映射

通过统一的32位地址空间。片上I / O设备有

他们的控制寄存器映射到内存映射寄存器

（个MMR ）在接近4G字节的地址空间的顶部地址。

这些被分离为两个部分，其中一个包含

控制MMR的所有核心功能，而另一类则

包含用于设置的导通和控制寄存器

核心以外的片内外设。的孕产妇死亡都可以访问

只有在管理员模式下显示为预留空间到片

片上外设。

版本B

第5页：68 | 2006年7月