a
特点
38 ns指令周期从13.00 MHz的时间（ 26 MIPS ）
水晶
ADSP- 2100系列代码和功能兼容
新指令集增强的位操作
说明，乘法指令，偏
舍入和全局中断屏蔽
2K 24字片内程序存储器RAM中
2K 16字片内数据存储器RAM中
4K 24字片内程序存储器ROM中
（仅限ADSP- 21msp59 ）
8位并行主机接口
模拟接口提供：
16位Σ-Δ型ADC和DAC
可编程增益级
片抗锯齿&抗镜像滤波器
8 kHz的采样频率
65分贝ADC ， SNR和THD
72分贝DAC ，信噪比和THD
425 mW的典型功耗@ 5.0 V @ 38纳秒
<1毫瓦掉电模式与100周期恢复
两用程序存储器的两个指令
和数据存储
独立的ALU ，乘法器/累加器和桶
移位计算单元
两个独立的数据地址发生器
功能强大的程序定序器提供：
零开销循环
有条件的指令执行
两个双缓冲串行端口与扩
硬件方面，一个串行端口（ SPORT0 ）具有自动
数据缓冲
可编程的16位间隔定时器预分频器
可编程等待状态产生
内部程序存储器的自动引导
字节宽度的外部存储器，例如EPROM或
通过主机接口
单机ROM执行（ ADSP - 21msp59只）
单周期指令执行
单周期上下文切换
多功能指令
三边沿或电平触发的外部中断
在待机模式下功耗低
100引脚TQFP
数据
地址
发电机
DAG 1
DAG 2
节目
SEQUENCER
DSP微型计算机
ADSP-21msp58/59
功能框图
内存
ADSP-21msp59
节目
内存
4K X 24
（只读存储器）
ADSP-21msp58/59
节目
内存
2K ×24
数据
内存
2K ×16
旗
类似物
接口
断电
控制
逻辑
程序存储器地址
数据存储器地址
程序存储器数据
数据存储器数据
外
地址
公共汽车
外
数据
公共汽车
定时器
串口
主持人
接口
PORT
运算单元
ALU
苹果
移
SPORT 0
体育1
ADSP -2100 BASE
架构
概述
在ADSP- 21msp58和ADSP- 21msp59混合信号亲
处理机（ MSProcessor
DSP）的完全集成的单芯片
完整的DSP与高性能模拟前端。该
ADSP - 21msp58 / 59系列是话音频带应用优化
系统蒸发散，如语音压缩，语音处理，语音
识别，文本到语音和语音到文本的转换。
在ADSP - 21msp58 / 59结合了ADSP -2100的基础架构设计师用手工
tecture （ 3计算单元，数据地址发生器，和
程序定序器）与两个串行端口，一个主机接口端口，
模拟前端，可编程定时器，丰富的中断
能力，以及片内程序存储器和数据存储器。
在ADSP- 21msp58提供程序的2K字（24位）
RAM存储器和数据存储器的2K字（ 16位） 。 ADSP-的
21msp59提供程序的一个附加4K字（24位）的
只读存储器。在ADSP - 21msp58 / 59集成了一个高性能
基于在单个芯片上的模拟编解码器，语音频带编解码器，该
AD28msp02 。断电电路还设置来满足
电池的低功耗需求，供电的便携式设备。该
ADSP - 21msp58 / 59是采用100引脚TQFP封装
（薄型四方扁平封装） 。
此外， ADSP - 21msp58 / 59支持新的指令，
其中包括位操作位设置，位清除，位切换，
位测试新的ALU常数，新的乘法指令
（X的平方） ，偏置舍入和全局中断屏蔽。
MSProcessor是ADI公司的注册商标。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
ADI公司， 1995年
一个技术的方式， P.O. 9106箱，诺伍德。 MA 02062-9106 ， U.S.A.
联系电话： 617 / 329-4700
传真： 617 / 326-8703
ADSP-21msp58/59
数字架构概述
图1是在ADSP- 21msp58 / 59的整体框图。
该处理器包含三个独立的计算单元：
的ALU，乘法器/累加器（MAC）和移位器。
该计算单元直接处理16位数据并具有
规定支持多倍计算。该ALU
执行一组标准的算术和逻辑运算; divi-
此外，还支持锡安元。 MAC完成单
周期乘法，乘法/加法和乘法/减法运算。
移位器执行逻辑和算术移位，归一化，
非规范化，并从中获得指数操作。该转换器
可以用于有效地实现数字格式控制IN-
cluding多字的浮点表示。
内部结果（R ）总线直接连接的计算
单元，使得任何单元的输出可以是任何单元的输入
在下一周期。
一个功能强大的程序定序器和两个专用的数据地址
发电机确保有效地利用这些计算单元。
音序器支持条件跳转，子程序调用，
并返回在一个周期。内部循环计数器和
环堆栈中， ADSP - 21msp58 / 59执行时循环代码
零开销，没有明确的跳转指令来
维持循环。
两个数据地址产生器（ DAG）的规定Si-所示地址
multaneous双操作数取（从数据存储器和亲
程序存储器） 。每个DAG维护和更新四个地址
指针。每当指针用于访问数据（间接
寻址），它是后修饰由四个1的值
修改寄存器。长度值可以与每个相关联
指针实现自动模寻址循环
缓冲区。该循环缓冲功能也被串行
用于片上自动数据传送到（和从）端口
内存。
英法fi cient数据传输实现了与使用网络的内部已经
公交车：
程序存储器地址（ PMA ）巴士
程序存储器数据（ PMD ）巴士
数据存储器地址（ DMA ）总线
数据存储器数据（ DMD ）巴士
结果（R ）总线
这两个地址总线（ PMA ， DMA）共享一个外部AD-
穿着总线，允许存储器被扩展片外，并且
2条数据总线（PMD ， DMD）共享一个外部数据总线。
该
BMS ， DMS ，
和
PMS
信号表明其内存
空间的外部总线被用于。
程序存储器可存储指令和数据，可准许
婷的ADSP - 21msp58 / 59取两个操作数在单
循环下，从程序存储器和一个数据存储器。
在ADSP - 21msp58 / 59可以从片上取操作数
程序存储器和在同一周期中的下一条指令。
内存接口支持慢的回忆和内存 -
映射的外设具有可编程等待状态的产生。
外部设备可以得到处理器的总线控制
使用该总线请求/准许信号（ BR和
BG ） 。
公交格兰特
有两种操作模式。如果GoMode在MSTAT启用
寄存器，指令继续执行从内部存储器。
如果GoMode被禁用，处理器停止执行指令
和等待的无效置位
BR 。
除了地址和数据总线，用于外部存储器
连接时， ADSP - 21msp58 / 59有一个主机接口端口
（ HIP） ，方便连接到主处理器。臀部是由
多达8个数据/地址引脚和10引脚的控制。臀部是EX-
tremely灵活并且提供了简单的接口的各种
主处理器。例如，摩托罗拉68000系列的
英特尔80C51系列和ADI公司的ADSP -2101可
轻松连接至臀部。主机处理器可以启动
ADSP - 21msp58 / 59片内存储器通过HIP 。
在ADSP - 21msp58 / 59可以响应11中断。那里
可多达3个外部中断，配置为边沿或
电平敏感，并有7个内部中断所产生的
定时器，串行端口（SPORT ） ，髋部，在断电税务局局长
cuitry ，和模拟接口。还有一个高手
RESET
信号。
这两个串行端口提供完整的同步串行接
terface可选。硬件和广泛的VARI-
的有框或无框的数据传输的ETY和接收模式
操作。每个端口都可以产生内部可编程SE-
里亚尔时钟或接受外部串行时钟。
启动电路为负载片上程序存储器
自动从字节宽度的外部存储器。复位后，
旗
数据
SRAM
2K ×16
BOOT
地址
发电机
1
指令
注册
数据
地址
发电机
#1
数据
地址
发电机
#2
节目
SRAM
2K ×24
节目
只读存储器
4K X 24
(ADSP-21msp59)
14
14
24
16
PMA总线
节目
SEQUENCER
ADC ， DAC
和
过滤器
7
14
DMA总线
PMD BUS
24
DMD BUS
MUX
MUX
外
地址
公共汽车
外
数据
公共汽车
扩
电路
输入REGS
ALU
输出REGS
输入REGS
苹果
输出REGS
输入REGS
移
输出REGS
控制
逻辑
TRANSMIT REG
接收REG
串行
端口0
5
16
R母线
TRANSMIT REG
接收REG
串行
端口1
5
动力
下
控制
逻辑
定时器
HIP
控制
10
HIP
注册
8
HIP
数据
公共汽车
1
图1. ADSP - 21msp58 / 59框图
–2–
第0版
ADSP-21msp58/59
7等待状态是自动生成的。这允许
例如，一个38 ns的ADSP - 21msp58 / 59使用250 ns的EPROM
外部引导存储器。多个程序可以被选择
从没有额外的硬件EPROM加载。该
片内程序存储器也可以通过初始化
HIP 。
在ADSP - 21msp58 / 59拥有一个通用的标志输出
其状态是通过软件控制的。您可以使用此
输出到一个事件信号到外部装置。此外，该
上SPORT1数据输入和输出引脚可以替代地
被配置为输入和输出标志。
可编程间隔定时器可以产生周期性的中断。
16位计数寄存器（ TCOUNT ）递减每
n
周期，其中
n–1
是一个定标度值存储在一个8位寄存器
（ TSCALE ） 。当计数寄存器中的值达到零时，
产生一个中断，并且计数寄存器从重新加载
16位周期寄存器（ TPERIOD ） 。
在ADSP - 21msp58 / 59指令集提供了灵活的数据
移动和多功能（一个或两个数据移动用compu-
塔季翁）的说明。每一个指令可以在一个被执行
单个处理器周期。在ADSP - 21msp58 / 59采用了alge-
braic语法，易于编程和可读性。综合
一套开发工具支持项目发展。
串口
引脚说明
在ADSP- 21msp58和ADSP- 21msp59处于可用
100引脚TQFP封装。表一载的引脚说明。
表一， ADSP - 21msp58 / 59引脚列表
针
组
名字
数字引脚
地址
数据
#
of
输入/
引脚输出功能
14
24
O
I / O
地址输出的程序，
数据和引导存储空间
数据I / O引脚的程序
和数据存储器。输入
仅用于引导存储器空间，
用两个MSB用作引导
空间地址。
处理器复位输入
外部中断请求＃ 2
外部总线请求输入
外部总线输出格兰特
外部程序存储器选择
外部数据存储器选择
引导存储器选择
外部存储器读使能
外部存储器写使能
内存映射选择
外部时钟或石英晶体
输入
处理器时钟输出
HIP确认输出
HIP选择输入
引导模式选择
（ 0 =标准
EPROM引导， 1 = HIP
引导）
巴士频闪选择
(0 =
RD / WR ，
1 = RW / DS ）
HIP地址/数据模式选择
（0 =分离， 1 =复用）
HIP读选通
or
读/写
SELECT
HIP写选
or
主机数据
选择频闪
HIP数据
or
HIP数据
地址
主机地址2
or
地址锁存
启用
主机地址1和0输入
串行端口0引脚
（ TFS0 ， RFS0 ，
DT0 ， DR0 ， SCLK0 ）
串行端口1引脚
（ TFS1 ， RFS1 ，
DT1 ，DR1 SCLK1 ）
在ADSP - 21msp58 / 59处理器包括两个同步SE-
里亚尔端口（ SPORT0和SPORT1 ）的串行通信
和多处理器通信。
这里是ADSP- 21msp58 / 59的功能的简短列表
运动。参阅
ADSP -2100系列用户手册
为进一
疗法的详细信息。
运动是双向设有独立的双缓冲
发射和接收部分。
运动可以使用外部串行时钟或生成自己的
内部时钟。
运动具有独立的帧的发送和
接收部分。部分在无框模式或运行
在内部或外部gener-帧同步信号
ated 。帧同步信号被编程为高有效或
低，有以下两种脉冲宽度和时序。
运动支持的串行数据字长从3位到16位
并提供可选的A律和
μ律
根据扩
CCITT建议G.711 。
运动的接收和发送部分产生不同的
中断时，体育已经准备好要读取或写入新
数据。
运动可以接收和发送的整个循环缓冲区
只用一个每个数据字的开销周期数据（自动缓冲
模式）。中断是一个完整的数据缓冲后产生
传输。
SPORT0有一个多通道的接口有选择的接收
并发送一个24位或32字，时分多路复用
串行比特流。
SPORT1可以被重新配置为两个外部中断输入
（ IRQ0和
IRQ1)
而标志在标志和信号输出（ FI ，
FO ） 。内部产生的串行时钟可能仍然在被使用
此配置。
RESET
IRQ2
BR
BG
PMS
DMS
血粉
RD
WR
MMAP
CLKIN ，
XTAL
CLKOUT
HACK
HSEL
BMODE
1
1
1
1
1
1
1
1
1
1
2
1
1
1
1
I
I
I
O
O
O
O
O
O
I
I
O
O
I
I
HMD0
HMD1
HRD / HRW
HWR / HDS
HD7–0/
HAD7–0
HA2/ALE
HA1–0/
（未使用）
SPORT0
SPORT1
or
1
1
1
1
I
I
I
I
8
1
I / O
I
2
5
5
I
I / O
I / O
第0版
–3–
ADSP-21msp58/59
针
组
名字
IRQ0
(RFS1)
IRQ1
(TFS1)
SCLK1
FI
(DR1)
FO
(DT1)
FL0
V
DD
GND
PWD
模拟引脚
VIN
规范
#
of
输入/
引脚输出功能
1
1
1
1
1
1
4
5
1
1
I
I
O
I
O
O
外部中断请求0 ＃
外部中断请求＃ 1
可编程时钟输出
国旗输入引脚
标志输出引脚
通用标志输出引脚
数字电源引脚
接地引脚
掉电引脚
该规范的输入端
放大器，用于编码器部分
器（ADC）
在AUX输入端子
放大器，用于编码器部分
器（ADC）
该规范的接地参考
和AUX放大器的
编码器部（ADC）的
的非反相输出端
从差分放大器
在解码器部分（DAC）的
反相器的输出端子
从差分放大器
译码器（ DAC ）
输出电压参考值
基准电压外部副产品
低通滤波器节点
模拟电源
模拟地
连接这些管脚到适当的值配置ADSP-
为直线接口到各种业界21msp58 / 59
标准微处理器和微型计算机。
当主处理器写入的8位值的静压，所述
高8位的静压寄存器为全0。有关其他
信息，请参考
ADSP -2100系列用户手册，
第7章，约8位的配置信息。
臀操
I
I
臀部包含6个数据寄存器（ HDR5-0 ）和两个状态
寄存器（ HSR7-6 ）与相关联的HMASK寄存器
屏蔽中断从个人静压数据寄存器。髋关节
数据寄存器是存储器映射中的内部数据存储器
的ADSP- 21msp58 / 59 。 HIP传输可以使用管理
无论是中断或轮询。这些寄存器示于仲
化“ ADSP - 21msp58 / 59寄存器。 ”这两个状态寄存器
提供状态信息，同时ADSP - 21msp58 / 59和
主处理器。 HSR7包含一个软件复位位，可以
可以通过在ADSP- 21msp58 / 59和主机设置。
HIP的允许由主机执行的软件复位
处理器。内部软件复位信号被确认为5
ADSP - 21msp58 / 59次。
臀部产生一个中断时的HDR重新注册
从主处理器写才能享有的数据。它也产生IN-
中断时，主处理器进行了成功读取
任何HDR 。在人类发展报告的读/写状态也被存储在
高铁寄存器。
该HMASK寄存器位可以用来掩盖的产生
读取或写入从个体的HDR寄存器中断。中位数
在IMASK寄存器启用和禁用所有HIP读取中断
或所有HIP写中断。因此，例如，写HDR4
将造成中断只有当两个
HDR4写
中位
HMASK和
HIP写
中断使能位在IMASK是
设置的。
HIP的提供引导ADSP-的第二种方法
21msp58 / 59 ，其中，主处理器加载指令插入
在HIP 。在ADSP - 21msp58 / 59自动传输
数据，在此情况下的操作码，对内部程序存储器。该
BMODE引脚决定是否ADSP - 21msp58 / 59的靴子
从通过热等静压或从外部主机处理器
EPROM通过数据总线。
中断
VIN
AUX
1
I
脱钩
1
I
VOUT
P
1
O
VOUT
N
1
O
V
REF
REF-
滤波器
V
CC
GND
A
1
1
1
2
O
O
主机接口
在ADSP - 21msp58 / 59主机接口端口（ HIP ）是并行
I / O端口，允许方便地连接到主处理器。
通过热等静压，在ADSP- 21msp58 / 59可以用作一个
存储器映射的外围设备到主机计算机。臀部可以
被认为是对双端口存储器，或邮箱的区域稳压
存器，其允许计算之间的通信
在ADSP - 21msp58 / 59和主机的核心。
主机接口端口完全异步的。主人
处理器可将数据写入到静压而ADSP-
21msp58 / 59以全速运行。
HIP的可以用下面的引脚进行配置：
BMODE （当MMAP = 0），确定是否ADSP-
21msp58 / 59靴子从主处理器（通过HIP）
或外部EPROM（通过数据总线） 。
HMD0配置总线闪光灯作为单独的读取和写入
选通，或一个单一的读/写选择和主机数据选通。
HMD1选择单独的地址（ 3位）和数据（8位）总线，
或与地址锁存器的复用8位的地址/数据总线
启用。
中断控制器允许处理器响应于中断
和复位用最少的开销。在ADSP - 21msp58 / 59
提供最多三个外部中断输入引脚，
IRQ0 ， IRQ1 ，
和
IRQ2 。 IRQ2
始终可用作为专用的销;
SPORT1可能是侦察网络gured的
IRQ1
和
IRQ0
和标志。
在ADSP - 21msp58 / 59还支持内部中断
定时器，主机接口端口，串行端口，所述模拟输入
terface和断电控制电路。在中断
内部优先级和单独屏蔽（除
断电和
复位） 。
输入引脚可以被编程
对于无论是电平还是边沿敏感。优先级和向量地址
衣服的中断被示于表II ;中断
寄存器示于图2中。
–4–
第0版
ADSP-21msp58/59
ICNTL
4
3
0
IRQ2
HIP写
HIP阅读
SPORT0 TRANSMIT
SPORT0接收
2
1
0
IMASK
9
0
8
0
7
0
6
0
5
0
4
0
3
0
2
0
1
0
0
0
IRQ0灵敏度
IRQ1灵敏度
IRQ2灵敏度
1 = EDGE
0 = LEVEL
中断嵌套
1 =启用， 0 =禁用
定时器
IRQ0或接收SPORT1
IRQ1或发送SPORT1
模拟接收
模拟发射
1 =启用， 0 =禁用
国际金融公司（IFC）
15 14 13 12 11 10
0
0
0
0
0
0
9
0
8
0
7
0
6
0
5
0
4
0
3
0
2
0
1
0
0
0
中断FORCE
IRQ2
SPORT0 TRANSMIT
SPORT0接收
模拟发射
模拟接收
SPORT1发送或IRQ1
SPORT1接收或IRQ0
定时器
中断清除
定时器
SPORT1接收或IRQ0
SPORT1发送或IRQ1
模拟接收
模拟发射
SPORT0接收
SPORT0 TRANSMIT
IRQ2
1 =启用， 0 =禁用
图2.中断寄存器
表II中。中断优先&中断向量地址
中断源
复位（或Power -了PUCR = 1 ）
断电（非屏蔽）
IRQ2
HIP写
HIP阅读
SPORT0 TRANSMIT
SPORT0接收
模拟接口传输
模拟接口接收
SPORT1发送或（ IRQ1 ）
SPORT1接收或（ IRQ0 ）
定时器
中断向量
地址（十六进制）
0000 （最高
优先级）
002C
0004
0008
000C
0010
0014
0018
001C
0020
0024
0028 （最低
优先级）
下面的指令允许全局使能或禁用servic-
荷兰国际集团的中断（包括断电）的，不管
IMASK的状态。禁用中断不会影响
自动缓冲。
ENA INTS ;
DIS INTS ;
中断服务程序对处理器的复位功能。
系统接口
图3示出与ADSP-一个基本系统配置
21msp58 / 59 ，两个串口设备，一个主处理器，一个引导
EPROM ，可选的外部程序和数据存储器，以及
模拟接口。数据存储器和16K高达15K字
程序存储器的话可以得到支持。可编程
等待状态的产生使处理器可以轻松连接到
缓慢的回忆。在ADSP - 21msp58 / 59还提供了1 EX-
外部中断和两个串行端口或3个外部中断
和一个串行端口。
时钟信号
中断可以屏蔽或揭露与IMASK寄存器
之三。各中断请求逻辑与
位IMASK ;最高优先级的未屏蔽的中断是然后
选择。在掉电中断是不可屏蔽的。
中断控制寄存器， ICNTL ，允许外部IN-
中断入口将被设置为任一边沿或电平敏感。中断服务
副例程可以被嵌套（具有较高优先级的中断
采取优先）或顺序处理（只有一个
中断服务处于活动状态） 。
中断力和清晰的寄存器，国际金融公司（IFC） ，是一个只写寄存器
器用于强制中断或清除挂起的边沿敏感
中断。
芯片堆叠保持处理器的状态，并automati-
中断处理期间保持美云。堆栈12
层次深，以便进行中断嵌套。
在图2中所示寄存器的位值是默认的比特值
复位后。如果没有值显示，该位是不确定的
复位。保留位显示为灰色;这些位始终
被写零。
第0版
–5–
在ADSP - 21msp58 / 59 CLKIN输入可以由crys-驱动
TAL或由TTL兼容的外部时钟信号。
在CLKIN输入可能不会停止，在频率改变
操作过程中，或在任何其它频率的1操作
指定的。操作ADSP - 21msp58 / 59在任何其他频
昆西改变模拟性能，这是未经测试或
支持。
如果使用外部时钟时，它应该是一个TTL兼容的显
最终以一半的速度指令运行。该信号应
连接到所述处理器的CLKIN的输入;在这种情况下，该
XTAL输入必须悬空。
在ADSP - 21msp58 / 59使用的输入时钟频率
等于一半的指令速度;一个13 MHz的输入时钟产生一个
38.46 ns的处理器周期（相当于26兆赫） 。去甲
马利，指令在单处理机周期执行。
所有器件的时序是相对于内部指令时钟速率，
其中由CLKOUT信号使能时表示。该
QQ：2880707522 复制
