ADC1212D系列
双通道12位ADC ; 65 MSPS， 80 MSPS， 105 Msps的或125 MSPS ;
CMOS或DDR LVDS数字输出
第2版 - 2011年3月4日
产品数据表
1.概述
该ADC1212D是一款双通道，12位模拟数字转换器（ ADC ），用于优化
高动态性能和低功耗，采样速率高达125 MSPS 。
流水线架构和输出误差校正保证ADC1212D准确
够在整个工作范围内，保证零丢失代码。从供给
采用3 V单源，它可以处理输出逻辑电平从1.8 V至3.3 V的
互补金属氧化物半导体，因为一个单独的数字（ CMOS）的模式，
输出电源。它支持低压差分信号（ LVDS ）双倍数据速率
（ DDR ）输出标准。一个集成的串行外设接口（SPI）允许用户
轻松配置ADC 。该装置还包括一个可编程的满量程的SPI ，以允许
一个灵活的输入电压范围为1V （第）至2 V （第） 。凭借出色的动力
从基带性能，以170兆赫以上的输入频率下， ADC1212D
非常适用于通信，成像和医疗应用。
2.特点和好处科幻TS
SNR ， 70 dBFS的
SFDR ， 86 dBc的
采样速率高达125 MSPS
2时钟输入划分，以减少抖动
贡献
采用3 V单电源
灵活的输入电压范围：
1 V 2 V（峰 - 峰值）
CMOS或DDR LVDS数字输出
引脚和软件兼容
ADC1412D系列ADC1112D125 。
输入带宽， 600 MHz的
功耗855毫瓦，在80 MSPS
串行外设接口（SPI ）
占空比稳定器
快速外的范围（ OTR ）检测
偏移二进制，二进制补码，灰色
CODE
掉电模式和休眠模式
HVQFN64包
3.应用
无线和有线宽带
通讯
便携式仪表
成像系统
频谱分析
超声设备
软件定义无线电
恩智浦半导体
ADC1212D系列
双通道12位ADC ： CMOS或DDR LVDS数字输出
4.订购信息
表1中。
订购信息
f
s
（ Msps的）包
名字
ADC1212D125HN / C1 125
ADC1212D105HN / C1 105
ADC1212D080HN / C1 80
ADC1212D065HN / C1 65
描述
VERSION
SOT804-3
SOT804-3
SOT804-3
SOT804-3
HVQFN64塑料的热增强型非常薄四方扁平封装;
没有线索; 64终端;体9
9
0.85 mm
HVQFN64塑料的热增强型非常薄四方扁平封装;
没有线索; 64终端;体9
9
0.85 mm
HVQFN64塑料的热增强型非常薄四方扁平封装;
没有线索; 64终端;体9
9
0.85 mm
HVQFN64塑料的热增强型非常薄四方扁平封装;
没有线索; 64终端;体9
9
0.85 mm
类型编号
5.框图
SDIO / ODS
SCLK / DFS
CS
ADC1212D
错误
校正和
数字
处理
SPI接口
OTRA
INAP
T / H
输入
舞台
INAM
ADC内核
12-BIT
流水线
产量
DRIVERS
CMOS ：
DA11到DA0
or
LVDS / DDR ：
DA10_DA11_P到DA0_DA1_P ，
DA10_DA11_M到DA0_DA1_M
CMOS ：
DAV
or
LVDS / DDR ：
DAVP
DAVM
CMOS ：
DB11至DB0
or
LVDS / DDR ：
DB10_DB11_P到DB0_DB1_P ，
DB10_DB11_M到DB0_DB1_M
OTRB
CLKP
CLKM
时钟输入
STAGE和占空比
周期控制
产量
DRIVERS
INBP
T / H
输入
舞台
INBM
ADC内核
12-BIT
流水线
产量
DRIVERS
错误
校正和
数字
处理
系统
参考和
动力
管理
CTRL
REFBT
REFAB
REFAT
REFBB
VCMB
VCMA
SENSE VREF
005aaa128
图1.框图
ADC1212D_SER
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
第2版 - 2011年3月4日
2 42
恩智浦半导体
ADC1212D系列
双通道12位ADC ： CMOS或DDR LVDS数字输出
6.管脚信息
选择6.1 CMOS输出
6.1.1钢钉
62 SENSE
50 VDDO
1号航站楼
索引区
INAP
INAM
AGND
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
1
2
3
4
5
6
7
8
9
49 VDDO
48 DA3
47 DA2
46 DA1
45 DA0
44北卡罗来纳州
43北卡罗来纳州
42 DAV
41北卡罗来纳州
40北卡罗来纳州
39北卡罗来纳州
38 DB0
37 DB1
36 DB2
35 DB3
34 DB4
33 DB5
VDDO 32
005aaa129
NXP B.V. 2011保留所有权利。
64 VDDA
61 VDDA
60 DECA
59 OTRA
63 VREF
57 DA10
58 DA11
56 DA9
55 DA8
54 DA7
53 DA6
DB8 28
52 DA5
DB7 29
ADC1212D
HVQFN64
AGND 10
REFBB 11
REFBT 12
VCMB 13
AGND 14
INBM 15
INBP 16
VDDA 17
VDDA 18
SCLK / DFS 19
SDIO / ODS 20
CS 21
CTRL 22
DECB 23
OTRB 24
DB11 25
DB10 26
DB9 27
30 DB6
VDDO 31
透明的顶视图
图2 。
引脚CON组fi guration与CMOS数字输出选择
6.1.2引脚说明
表2中。
符号
INAP
INAM
AGND
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
AGND
REFBB
REFBT
ADC1212D_SER
引脚说明（ CMOS数字输出）
针
1
2
3
4
5
6
7
8
9
10
11
12
TYPE
[1]
I
I
G
O
O
O
G
I
I
G
O
O
描述
模拟量输入;通道A
互补的模拟量输入;通道A
模拟地
共模输出电压;通道A
顶级的参考;通道A
底部的参考;通道A
模拟地
时钟输入
互补时钟输入
模拟地
底部的参考;通道B
顶级的参考;通道B
本文档中提供的所有信息受法律免责声明。
产品数据表
第2版 - 2011年3月4日
51 DA4
3 42
恩智浦半导体
ADC1212D系列
双通道12位ADC ： CMOS或DDR LVDS数字输出
引脚说明（ CMOS数字输出）
- 续
针
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
TYPE
[1]
O
G
I
I
P
P
I
I / O
I
I
O
O
O
O
O
O
O
O
P
P
O
O
O
O
O
O
-
-
-
O
-
-
O
O
O
O
P
P
O
O
O
O
O
O
描述
共模输出电压;通道B
模拟地
互补的模拟量输入;通道B
模拟量输入;通道B
模拟电源
模拟电源
SPI时钟/数据格式选择
SPI数据输入/输出/输出数据标准
SPI片选，低电平有效
控制模式选择
稳压器去耦节点;通道B
外的范围内通道B
数据输出11位（最高有效位（MSB ））;通道B
数据输出10位;通道B
数据输出位9 ;通道B
数据输出位8 ;通道B
数据输出的第7位;通道B
数据输出位6 ;通道B
输出电源
输出电源
数据输出位5 ;通道B
数据输出的第4位;通道B
数据输出位3 ;通道B
数据输出位2 ;通道B
数据输出位1 ;通道B
数据输出位0 （最低有效位（LSB ））;通道B
没有连接
没有连接
没有连接
数据的有效输出时钟
没有连接
没有连接
数据输出位0 （ LSB ） ;通道A
数据输出位1 ;通道A
数据输出位2 ;通道A
数据输出位3 ;通道A
输出电源
输出电源
数据输出的第4位;通道A
数据输出位5 ;通道A
数据输出位6 ;通道A
数据输出的第7位;通道A
数据输出位8 ;通道A
数据输出位9 ;通道A
NXP B.V. 2011保留所有权利。
表2中。
符号
VCMB
AGND
INBM
INBP
VDDA
VDDA
SCLK / DFS
SDIO / ODS
CS
CTRL
DECB
OTRB
DB11
DB10
DB9
DB8
DB7
DB6
VDDO
VDDO
DB5
DB4
DB3
DB2
DB1
DB0
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
DAV
北卡罗来纳州
北卡罗来纳州
DA0
DA1
DA2
DA3
VDDO
VDDO
DA4
DA5
DA6
DA7
DA8
DA9
ADC1212D_SER
本文档中提供的所有信息受法律免责声明。
产品数据表
第2版 - 2011年3月4日
4 42
恩智浦半导体
ADC1212D系列
双通道12位ADC ： CMOS或DDR LVDS数字输出
引脚说明（ CMOS数字输出）
- 续
针
57
58
59
60
61
62
63
64
TYPE
[1]
O
O
O
O
P
I
I / O
P
描述
数据输出10位;通道A
数据输出11位（ MSB ） ;通道A
外的范围内通道A
稳压器去耦节点;通道A
模拟电源
参考编程引脚
参考电压输入/输出
模拟电源
表2中。
符号
DA10
DA11
OTRA
DECA
VDDA
SENSE
VREF
VDDA
[1]
P：电源; G：地面; I：输入; ○：输出; I / O：输入/输出。
6.2选择DDR LVDS输出
6.2.1钢钉
58 DA10_DA11_M
57 DA10_DA11_P
56 DA8_DA9_M
54 DA6_DA7_M
52 DA4_DA5_M
55 DA8_DA9_P
53 DA6_DA7_P
51 DA4_DA5_P
62 SENSE
50 VDDO
1号航站楼
索引区
INAP
INAM
AGND
VCMA
REFAT
REFAB
AGND
CLKP
CLKM
1
2
3
4
5
6
7
8
9
49 VDDO
48 DA2_DA3_M
47 DA2_DA3_P
46 DA0_DA1_M
45 DA0_DA1_P
44北卡罗来纳州
43北卡罗来纳州
42 DAVP
41 DAVM
40北卡罗来纳州
39北卡罗来纳州
38 DB0_DB1_P
37 DB0_DB1_M
36 DB2_DB3_P
35 DB2_DB3_M
34 DB4_DB5_P
33 DB4_DB5_M
VDDO 32
64 VDDA
61 VDDA
60 DECA
CS 21
59 OTRA
CTRL 22
63 VREF
ADC1212D
HVQFN64
AGND 10
REFBB 11
REFBT 12
VCMB 13
AGND 14
INBM 15
INBP 16
VDDA 17
VDDA 18
SCLK / DFS 19
SDIO / ODS 20
DECB 23
OTRB 24
DB10_DB11_M 。 25
DB10_DB11_P 26
DB8_DB9_M 27
DB8_DB9_P 28
DB6_DB7_M 29
DB6_DB7_P 30
VDDO 31
透明的顶视图
005aaa130
图3 。
与DDR LVDS数字输出引脚配置选择
ADC1212D_SER
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
第2版 - 2011年3月4日
5 42
QQ：2881677436 复制
