【SHARC处理器ADSP-21469摘要高性能的32位/ 40位浮点处理器对于高性能的音频处理优化单】,IC型号ADSP-21469BBCZ-3,ADSP-21469BBCZ-3 PDF资料,ADSP-21469BBCZ-3经销商,ic,电子元器件-51电子网

SHARC处理器

ADSP-21469

摘要

高性能的32位/ 40位浮点处理器

对于高性能的音频处理优化

单指令多数据（SIMD）计算

架构

5 Mbits的片内RAM ， 4 Mbits的片上ROM

高达450MHz的工作频率

通过汽车应用认证，请参阅

汽车的精良

在第70 UCTS

代码与SHARC系列的所有其他成员兼容

在ADSP - 21469处理器可提供独特的音频 -

中心的外围设备，如数字应用

接口， DTCP （数字传输内容保护

协议），串行端口，精密时钟发生器，S / PDIF

收发器，异步采样率转换器，输入

数据端口，等等。

有关完整的订购信息，请参阅

订购指南

第70页

内部存储器

SIMD核心

指令

缓存

第5阶段

SEQUENCER

块0

的RAM / ROM的

1座

的RAM / ROM的

BLOCK 2

内存

3座

内存

DAG1/2

定时器

DMD

64-BIT

核心巴士

横栏

B0D

64-BIT

DMD

64-BIT

B1D

64-BIT

B2D

64-BIT

B3D

64-BIT

PEX

PEY

PMD

64-BIT

内部存储器I / F

PMD 64位

环保署总线64位

IOD0 32位

FLAGx / IRQx /

TMREXP

JTAG

热

二极管

IOD1

32-BIT

外设

总线32位

IOD0 BUS

外设总线

FFT

FIR

IIR

DTCP /

MTM

SPEP BUS

核心PCG

FLAGS C-D

定时器

1-0

TWI

SPI / B

UART

S / PDIF PCG

TX / RX A-D

ASRC PDAP / SPORT

IDP

7-0

3-0

7-0

连接核心PWM

MLB港

标记3-0

1-0

AMI

DDR2

CTL

DPI路由/销

戴路由/销

外部端口引脚MUX

外

PORT

DPI外设

戴外设

外设

图1.功能框图

SHARC和SHARC徽标是ADI公司的商标。

第0版

信息ADI公司提供的被认为是准确和可靠。

但是，没有责任承担由Analog Devices供其使用，也不对任何

侵犯第三方专利或其他权利，可能导致其使用的。

规格如有变更，恕不另行通知。没有获发牌照以暗示

或者以其他方式在ADI公司的任何专利或专利权。商标

注册商标是其各自公司的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.326.3113

2010

ADSP-21469

摘要................................................. .............. 1

修订历史................................................ ...... 2

概述................................................ 3

家庭核心架构........................................ 4

家庭周边建筑................................ 7

系统设计................................................ .... 10

开发工具............................................. 11

附加信息........................................ 11

相关信号链.......................................... 11

引脚功能描述....................................... 12

未使用的DDR2管脚............................................. 12

规格................................................. ....... 17

工作条件.......................................... 17

电气特性....................................... 18

绝对最大额定值................................... 20

ESD敏感度................................................ ... 20

包装信息............................................ 20

时序规格........................................... 21

测试条件................................................ .. 58

输出驱动电流......................................... 58

电容负载.............................................. 59

热特性........................................ 61

CSP_BGA球分配 - 汽车模型.......... 63

CSP_BGA球分配，标准型号.............. 66

外形尺寸................................................ 69

表面贴装设计.......................................... 69

汽车产品.............................................. 70

订购指南................................................ ..... 70

修订历史

6月10日 - 修订版0 ：初始版

第0版|

第2页：72 |

2010年6月

ADSP-21469

概述

在ADSP- 21469 SHARC

处理器是SIMD的一员

SHARC系列DSP的功能ADI公司的超级Har-

vard架构。该处理器是与源代码兼容

在ADSP- 2126x ， ADSP- 2136x ， ADSP- 2137x和ADSP- 2116x

的DSP ，以及与第一代ADSP- 2106x SHARC亲

处理机在SISD （单指令单数据）模式。该

处理器而优化的32位/ 40位浮点处理器

高性能音频应用的大容量片上

SRAM ，多重内部总线以消除I / O瓶颈，并

一个创新的数字应用接口（ DAI）。

表1

显示性能基准测试的ADSP- 21469

处理器，与

表2

展示产品的功能。

表1.处理器基准测试

基准算法

FIR滤波器（每点击）

IIR滤波器（每双二阶）

矩阵乘法（流水线）

[3 × 3] × [3 × 1]

[4 × 4] × [4 × 1]

除（ Y / X ）

平方根的倒数

表2. SHARC系列特性（续）

特征

UART

链路端口

AMI接口，具有8位支持

SPI

TWI

SRC性能

包

ADSP-21469

是的

-128分贝

324球CSP_BGA

速度

（ 450兆赫）

1024点复数FFT（基数4 ，具有逆转） 20.44

1.11纳秒

4.43纳秒

10.0纳秒

17.78纳秒

6.67纳秒

10.0纳秒

音频解码算法包括PCM ，杜比数码EX ，杜比定向逻辑IIx ，

DTS 96/24 ， NEO： 6 ， DTS ES ， MPEG - 2 AAC ，MP3和喜欢低音功能

管理，延迟，扬声器均衡，图形均衡，等等。

解码器/后处理算法相结合的支持，这取决于不同

芯片版本和系统配置。请访问www.analog.com的

完整的产品信息和可用性。

这些产品中含有的数字传输内容保护协议，一个

专有安全协议。请联系您的ADI公司销售办事处了解更多

信息。

图1页1

示出了两个时钟域组成

在ADSP- 21469处理器。内核时钟域包含

以下功能：

两个处理单元（ PEX ， PEY ），其中每一个的COM

一九八六年四月十二一个ALU，乘法器，移位器和数据寄存器文件

数据地址发生器（ DAG1 ， DAG2 ）

程序定序器与指令缓存

一个周期性间隔定时器的引脚

假设在多通道SIMD模式下的两个文件

表2. SHARC系列特性

特征

最大频率

内存

只读存储器

在ROM中的音频解码器

DTCP硬件加速器

脉冲宽度调制

S / PDIF

DDR2存储器接口

DDR2内存总线宽度

DMA直接从体育到

外部存储器

FIR ， IIR ， FFT加速器

MLB接口

IDP

串口

DAI （ SRU ） / DPI （ SRU2 ）

ADSP-21469

450兆赫

5M位

不适用

是的

16位

是的

唯一的汽车模型

是的

20/14引脚

PM和DM总线支持2× 64位的数据的能

在每一个核心的亲内存和核心之间传输

处理器周期

片上SRAM （ 500万位）

片上掩膜可编程ROM（ 4M位）

用于仿真和边界扫描的JTAG测试访问端口。

该JTAG通过突破性的用户提供软件调试

点，允许灵活的异常处理。

图1页1

也说明了外设时钟域（也

被称为I / O处理器），其包含以下

产品特点：

IOD0 （外设DMA ）和IOD1 （外部端口DMA ）

公交车为32位数据传输

外设和外部端口总线为核心的连接

外部端口与AMI和DDR2控制器

4个单位进行PWM控制

1 MTM单元内部到内部存储器转移

第0版|

第3页：72 |

2010年6月

ADSP-21469

数字应用接口，包括四个精密

时钟发生器（ PCG ），串行输入数据端口（ IDP ）

和并行互连，一个S / PDIF接收器/发射器，

4异步采样率转换器， 8个串行

端口，一个灵活的信号路由单元（ SRU DAI ）。

数字外设接口，包括两个定时器，一个2

线接口，一个UART ，两个串行外围接口

（SPI）， 2精确时钟发生器（PCG ）和柔性

信号路由单元（ SRU DPI ）。

如图

图1第1页，

该处理器使用两个compu-

tational单位提供了一个显著的性能提升

以前的SHARC处理器在一系列DSP算法。

凭借其SIMD计算硬件，处理器可

执行2.7 GFLOPS运行在450 MHz和2.4 GFLOPS

在400MHz运行。

定时器

核心定时器可以产生周期性的软件中断。该

核心定时器可配置为使用FLAG3作为定时器到期

信号。

数据寄存器文件

通用数据寄存器文件中包含的每个亲

cessing元素。之间的寄存器文件的数据传输

运算单元和数据总线，并存储中间

结果。这10个端口， 32个寄存器（16小学， 16所中学）

寄存器文件，结合处理器的增强型哈佛

体系结构，允许computa-之间无约束的数据流

化单元和内部存储器。 PEX中的寄存器

简称为R0- R15和在PEY为S0- S15。

上下文切换

许多处理器的寄存器有二次寄存器

可以在中断服务的情况下快速启动

开关。在寄存器文件中的数据寄存器，该寄存器的DAG ，

和乘法器结果寄存器都有辅助寄存器。

主寄存器活性复位，而次级

寄存器由控制位在一个模式控制寄存器激活。

家庭核心架构

在ADSP - 21469是用汇编代码级兼容

在ADSP- 2137x ， ADSP- 2136x ， ADSP- 2126x ， ADSP -21160 ，

和ADSP- 21161 ，并与第一代ADSP- 2106x

SHARC处理器。在ADSP- 21469万股为特色的建筑

Tures的与ADSP- 2126x ， ADSP- 2136x ， ADSP- 2137x ，和

ADSP- 2116x的SIMD SHARC处理器，如图

图2

并在以下部分详细说明。

通用寄存器

这些寄存器可用于一般用途的任务。该

USTAT （ 4 ）寄存器，可方便的位操作（设置，清除，

切换，测试， XOR）对所有的系统寄存器（控制/状态）

的核心。

数据总线交换寄存器（ PX ）允许将数据传递

64位的PM数据总线和64位DM数据总线之间，或在

40位寄存器文件和PM / DM数据总线之间。

这些寄存器包含硬件来处理的数据宽度

差别。

SIMD计算引擎

在ADSP - 21469包含两个计算处理

该操作作为一个单指令元素，多数据

（SIMD）引擎。的处理元件被称作PEX

和PEY ，每个包含一个ALU ，乘法器，移位器和

寄存器文件。 PEX始终是积极的，并PEY可以通过启用

设置在MODE1寄存器中的PEYEN模式位。当此

模式被使能，相同的指令是在两个亲执行

cessing元素，但每个处理元件上操作

不同的数据。这种架构是高效的执行数学

密集型DSP算法。

进入SIMD方式也对使用方法的效果数据是反式

存储器和处理元件之间ferred 。当

SIMD模式下，数据带宽的两倍，需要维持

计算操作中的处理元素。由于

这一要求，进入SIMD模式还加倍频带 -

存储器和处理元件之间的宽度。当

使用的DAG以SIMD方式传送数据，两个数据值

转移用的存储器的每个访问或寄存器文件。

指令和四操作数的单周期取

该处理器采用的增强型Harvard架构

该数据存储器（DM）的总线传输的数据和亲

克存储器（PM）的总线传输指令和数据

（见

图2）。

与它的独立的程序和数据存储器

总线和片上高速缓存的指令，处理器可以simulta-

neously提取4个操作数（ 2对每个数据总线）和一个

指令（从高速缓存），在一个单一的周期。

指令缓存

该处理器包含一个片上的指令高速缓存

使三总线操作的取指令和四

数据值。缓存是有选择性的，只有他的指令

获取与PM总线的数据访问冲突被缓存。这

高速缓存允许全速运行的核心，循环操作

诸如数字滤波器的乘法累加和FFT蝶形

处理。

独立，并行计算单位

内的每个处理单元的一组计算单元。

所述计算单元包括一个算术/逻辑单元的

（ ALU ），乘法器和移位器。这些单位执行所有操作

系统蒸发散在单个周期。每个处理中的三个单位

元件平行排列，从而最大限度地计算

吞吐量。单一的多功能指令执行的并行

ALU和乘法运算。在SIMD模式下，并行

ALU和乘法器操作发生在这两个元素的处理

求。这些运算单元支持IEEE 32位单

精度浮点， 40位扩展精度浮点

点，和32位定点数据格式。

数据地址发生器具有零开销硬件

循环缓冲器支持

这两个数据地址产生器（ DAG）的用于间接

寻址和实施循环数据缓冲区中的硬件。

循环缓冲区允许的延迟线高效的编程和

第0版|

第4页：72 |

2010年6月

ADSP-21469

JTAG

旗

定时器中断CACHE

SIMD核心

PM地址24

DMD / PMD 64

第5阶段

程序定序

PM 48数据

DAG1

16x32

DAG2

16x32

PM地址32

DM地址32

PM数据64

系统

I / F

USTAT

4x32-BIT

64-BIT

DM数据64

倍增器

移

ALU

RX / FX

PEX

16x40-BIT

数据

SWAP

SX / SFX

PEY

16x40-BIT

ALU

移

倍增器

MRF

80-BIT

MRB

80-BIT

ASTATx

STYKx

ASTATy

STYKy

最高位

80-BIT

无国界医生

80-BIT

图2. SHARC内核框图

在数字信号处理所需的其它数据结构，并且

通常用在数字滤波器和傅里叶变换。

处理器两个的DAG包含足够的寄存器来

允许创建多达32个循环缓冲器（16初级寄存器

之三集， 16中学）。使用DAG自动处理地址

指针环绕，减少开销，提高性能，

并简化实施。循环缓冲区可以开始和结束

在任何内存位置。

指令集架构（ VISA ），降低冗余/未使用

的48位指令中的位来创建更高效和

紧凑的代码。该程序定序器支持读取这些

从内部和外部的16位和32位指令

DDR2内存。源模块需要使用建

为了让代码生成工具来创建的VISA选项

这些更有效的操作码。

片上存储器

该处理器包含5 Mbits内部RAM 。每块

可用于代码和数据的不同组合来配置

存储（见

表4）。

每个存储模块支持单周期，

由核心处理器独立访问和I / O处理器。

在ADSP- 21469的内存架构，与它相结合

独立的片上总线，允许从核心两种数据传输

和一个从在一个周期内的I / O处理器。

处理器的SRAM可被配置为最大的

160K字的32位数据， 16位数据320K字， 106.7k

的48位指令字（或40位的数据），或组合

不同的字长可达5兆比特。所有的存储器的可

访问的16位， 32位， 48位，或64位的字。 16位

灵活的指令集

48位指令字容纳了各种并行

操作的简洁的编程。例如，该

ADSP- 21469可以有条件地执行一个乘法，一个插件，和

在这两个处理单元，同时减去分支和fetch-

从存储器-所有荷兰国际集团多达4个32位值中的一个单

指令。

可变指令集架构（ VISA ）

除了从支持标准的48位指令

以往的SHARC处理器， ADSP- 21469支持新

指令的16位和32位。此功能称为可变

第0版|

第5页：72 |

2010年6月