a
特点
低成本
代码之间的低转换噪声
12位精度
1/2 LSB非线性误差温度
无失码在所有温度
10秒转换时间
内部或外部时钟
8位或16位数据总线兼容
改进的抗ESD设计
抗闭锁的Epi -CMOS工艺
低95 mW的功耗
节省空间的24引脚DIP 0.3"或24引脚SOIC
应用
数据采集系统
DSP系统前端
过程控制系统
便携式仪表
概述
CMOS微处理器兼容
12位A / D转换器
ADC912A
功能框图
AGND V
REFIN
5k
12位DAC
A
IN
V
DD
V
SS
ADC912A
连续
近似
注册
12位锁存器
4
8
控制
逻辑
忙
CS
RD
HBEN
多路复用器
8
三态
产量
DRIVERS
三态
产量
DRIVERS
时钟
振荡器
CLK出
CLK IN
D
11
D
8
D
7
D
4
DGND
3/11
D
0/8
该ADC912A是一款单芯片12位精度的CMOS A / D
转换器。它包含了一个完整的逐次逼近型A / D
转换器内装有高精度的D / A转换器，一个精确
双极晶体管的高速比较器，并逐次
包括三态总线接口逻辑逼近逻辑
兼容性。从该ADC912A结果的准确性
除了精密双极晶体管ADI公司
先进的氧化物隔离硅栅CMOS工艺。特别
注意了过渡噪声的降低
相邻代码实现了1/6 LSB的不确定性。低噪声
设计生产的直流模拟量输入相同的数字输出
256
不位于一个过渡电压，参见图1和2的NPN
数字输出晶体管提供出色的总线接口时序，
125 ns访问和巴士断开时间，这将导致更快
数据传送，而不需要等待状态。外部
1.25 MHz时钟提供一个10
s
转换时间。
在独立的应用程序的内部时钟可以与使用
外部晶振。
外部负5伏基准设置0 V至10 V
输入范围。加5 V和-12 V电源供电造成
95 mW的总功耗。
发生次数
192
128
64
数字输出
10
0%
256逐次
转换
同
A
IN
= 4.99756V
100
90
过渡噪声
0
2045 2046 2047 2048 2049
输出代码 - 十进制
模拟量输入
图1.代码重复
图2.转换噪声交会图
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2001
(V =
V
ADC912A–SPECIFICATIONS
ADC912A / F + 5unless5 ％ ，V = -11.4 V至-15.75 V ，V
10 V ;外部F = 1.25 MHz的; -40°C至+ 85°C适用于
另有说明）。
DD
SS
CLK
REFIN
= -5V ，模拟量输入O V至
最大
+1
+1
+5
+6
15
10
3
单位
最低位
最低位
最低位
最低位
PPM /°C的
V
mA
mA
mA
mW
最低位
最低位
V
V
A
pF
V
V
A
pF
参数
静态精度
积分非线性
微分非线性
偏移误差
增益误差
满量程温度系数
1
模拟量输入
输入电压范围
输入电流范围
电源
正电源电流
负电源电流
耗电量
电源抑制比
数字输入
逻辑输入高电压
逻辑输入低电压
逻辑输入电流
数字输入电容
数字输出
逻辑输入高电压
逻辑输入低电压
三态输出漏
数字输入电容
动态性能
转换时间
符号
INL
DNL
V
ZSE
G
FSE
TCG
FS
V
IN
I
IN
I
DD
I
SS
P
DISS
PSRR +
PSRR-
V
INH
V
INL
I
IN
C
IN
V
OH
V
OL
I
OZ
C
OUT
TC
条件
民
–1
–1
–5
–6
典型值
V
DD
= +5 V, V
SS
= –12 V
V
DD
= +5 V, V
SS
= –12 V
5
0
0
V
DD
= +5 V
2
V
SS
= –12 V
2
V
DD
= +5 V
2
, V
SS
= –12 V
2
V
DD
=
±
5%, A
IN
= 10 V
V
SS
=
±
5%, A
IN
= 10 V
CS ， RD ，
HBEN
CS ， RD ，
HBEN
CS ， RD ，
HBEN
数字输入，
CS ， RD ，
HBEN ， CLKIN
I
来源
- 0.2毫安
I
SINK
= 1.6毫安
D
11
–D
0/8
D
11
–D
0/81
f
CLK
= 1.25 MHz的
3
同步时钟
异步时钟
2.4
5
3
70
1/2
1/2
7
5
95
4
4
7
4
0.8
±
1
10
8
0.4
10
15
10.4
10.4
11.2
s
s
笔记
1
通过设计保证。
2
转换器处于非活动状态;
CS ， RD
=高，A
IN
= 10 V.
3
看到在转炉操作细则同步启动转换信息。标准结构（典型值）都在25中值
°C.
见典型性能
特性的更多信息。
特定网络阳离子如有更改，恕不另行通知。
5V
3k
DBN
3k
DGND
一。高Z到V
OH
(
t
3
)
和V
OL
到V
OH
(
t
6
)
C
L
DBN
C
L
DGND
B 。高Z到V
OL
(
t
3
)
和V
OH
到V
OL
(
t
6
)
5V
3k
DBN
3k
DGND
A. V
OH
到高阻
10pF
DBN
10pF
DGND
B 。 V
OL
到高阻
图3.负载电路的访问时间
图4.负载电路的输出浮法延迟
–2–
版本B
ADC912A
(V
DD
= +5 V 5%, V
SS
= -11.4 V至-15.75 V ，V
REFIN
= -5V ，模拟量输入0 V至10 V ;
外部F
CLK
= 1.25 MHz的; -40℃到+ 85℃适用于ADC912A /女，除非另有说明。请参阅图5至图8）。
参数
CS
to
RD
建立时间
RD
to
忙
传播延迟
数据访问时间后， READ
阅读脉宽
CS
to
RD
保持时间
有效后，新数据
忙
总线断开时间
HBEN到
RD
建立时间
HBEN到
RD
保持时间
连续读操作之间的延迟
符号
t
1
t
2
t
3 3
t
4 3
t
5
t
6 3
t
7
t
8
t
9
t
10
条件
民
0
C
L
= 100 pF的
90
0
C
L
= 100 pF的
20
20
20
350
–30
60
0
90
65
150
125
典型值
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
时序特性
1, 2
250
笔记
1
通过设计保证。
2
所有的输入控制信号与T指定
R
= t
F
= 5纳秒（10％至90％的5 V）和从1.6V的电压电平的定时
3
t
3
, t
4
和叔
6
测定与图3的负载电路和定时，并输出到交叉0.8V或2.4V。
4
t
7
是当装载有图4中的电路来改变0.5伏所需的数据线的时间。
特定网络阳离子如有更改，恕不另行通知。
CS
时序图
CS
RD
t
1
t
5
t
4
t
2
t
1
t
4
t
5
t
1
RD
t
5
t
10
t
CONV
t
6
旧数据
DB
11
DB
0
D
10
D
9
D
8
D
7
t
1
忙
t
CONV
t
7
旧数据
DB
11
DB
0
t
2
t
3
t
CONV
t
2
忙
t
3
数据
t
7
新资料
DB
11
DB
0
t
3
数据
数据D
输出
11
t
7
新资料
DB
11
DB
0
D
6
D
5
D
4
D
3/11
D
2/10
D
1/9
D
0/8
数据D
输出
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
D
3/11
D
2/10
D
1/9
D
0/8
FIRST READ
DB
11
DB
10
DB
9
DB
8
DB
7
DB
6
DB
5
DB
4
DB
3
DB
2
DB
1
DB
0
（旧数据）
第二DB DB DB DB DB DB DB DB DB DB DB DB
11
10
9
8
7
6
5
4
3
2
1
0
读
读DB
11
DB
10
DB
9
DB
8
DB
7
DB
6
DB
5
DB
4
DB
3
DB
2
DB
1
DB
0
图5.并行读时序图，慢速内存
模式（ HBEN = LOW ）
图7.并行读时序图， ROM模式
（ HBEN = LOW ）
HBEN
t
8
HBEN
CS
t
9
t
8
t
9
t
8
t
9
t
8
CS
t
9
t
5
t
10
t
7
t
6
旧数据
DB
7
DB
0
新资料
DB
7
DB
0
t
8
t
9
RD
t
1
t
4
t
2
忙
t
5
t
1
t
4
t
5
t
1
t
4
t
10
t
2
t
5
t
1
RD
t
1
t
4
t
5
t
CONV
t
3
t
7
旧数据
DB
7
DB
0
t
2
忙
t
CONV
t
3
t
7
新资料
DB
11
DB
8
t
3
t
7
新资料
DB
7
DB
0
t
3
数据
t
3
t
7
数据
新资料
DB
11
DB
8
D
3/11
DB
3
DB
11
D
2/10
DB
2
DB
10
D
1/9
DB
1
DB
9
D
0/8
DB
0
DB
8
数据
输出
FIRST READ
第二次读
D
7
DB
7
低
D
6
DB
6
低
D
5
DB
5
低
D
4
DB
4
低
数据
输出
FIRST READ
（旧数据）
第二次读
三读
D
7
DB
7
低
DB
7
D
6
DB
6
低
DB
6
D
5
DB
5
低
DB
5
D
4
DB
4
低
DB
4
D
3/11
DB
3
DB
11
DB
3
D
2/10
DB
2
DB
10
DB
2
D
1/9
DB
1
DB
9
DB
1
D
0/8
DB
0
DB
8
DB
0
图6.两个字节读时序图，慢速内存
模式
图8.两个字节读时序图， ROM模式
版本B
–3–
ADC912A
绝对最大额定值
(T
A
= 25 ℃，除非另有说明）
V
DD
到DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
V
SS
到DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +0.3 V至-7 V
V
REFIN
到DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
SS
到V
DD
AGND至DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V到V
DD
+ 0.3 V
A
IN
到AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -15 V至+15 V
数字输入电压至DGND ，
引脚17 ， 19-21 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V到V
DD
+ 0.3 V
数字输出电压DGND ，
引脚4-11 ， 13-16 ， 18 ， 22 。 。 。 。 。 。 。 。 。 0.3 V到V
DD
+ 0.3 V
工作温度范围
扩展工业： ADC912A / F。 。 。 。 。 。 。 -40 ° C至+ 85°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
引线温度（焊接， 10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
最高结温（T
J
最大值）。 。 。 。 。 。 。 。 。 。 150℃
封装功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 （T
J
最大-T
A
)/θ
JA
热阻
θ
JA
塑料DIP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 57 ° C / W
SOIC -24 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 70℃
订购指南
模型
ADC912AFP
ADC912AFS
温度
范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
INL
（ LSB ）
±
1
±
1
包装说明
24引脚窄体塑料
24引脚宽体SOIC
包
选项
N-24
R-24
表一，模拟输入到数字输出代码转换
模拟输入电压
0 V至10 V
-10 V至+10 V
+ FS - 1 LSB
+ FS - 1 1/2 LSB
中间值+ 1/2 LSB
中间电平
-FS + 1/2 LSB
· FS
9.9976
9.9964
5.0012
5.0000
0.0012
0.0000
9.99951
9.9927
0.0024
0.0000
–9.9976
–10.000
输出代码*
DB
11
（MSB）的DB
0
（ LSB ）
1111 1111 1111
1 1 1 1 1 1 1 1 1111φ
1000 0000 000
φ
1000 0000 0000
0000 0000 000
φ
0000 0000 0000
*本
符号“ φ ”表示0或1的概率相等。
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
在ADC912A具有专用ESD保护电路，永久性损害可能发生
器件经受高能量静电放电。因此，适当的ESD防范措施
建议避免性能下降或功能丧失。
警告！
ESD敏感器件
–4–
版本B
ADC912A
晶圆测试极限
(@ V
参数
积分非线性
微分非线性
偏移误差
增益误差
模拟输入阻抗
逻辑输入高电压
逻辑输入低电压
逻辑输入电流
逻辑输出高电压
逻辑输出低电压
正电源电流
负电源电流
DD
= +5 V, V
SS
= -12 V或-15 V ，V
REF
= ± 5 V ，A
IN
= 0 V至10 V和T
A
= 25℃，除非另有说明。 ）
条件
ADC912AG
极限
±
1
±
1
±
8
±
8
4/6
2.4
0.8
±
1
4
0.4
7
5
单位
LSB（最大值）
LSB（最大值）
LSB（最大值）
LSB（最大值）
kΩ的最小/最大
V分钟
V最大
A
最大
V分钟
V最大
最大mA
最大mA
符号
INL
DNL
V
ZSE
G
FSE
R
艾因
V
INH
V
INL
I
IN
V
OH
V
OL
I
DD
I
SS
通过设计保证
CS ， RD ，
HBEN
CS ， RD ，
HBEN
CS ， RD ，
HBEN
I
来源
- 0.2毫安
I
SINK
= 1.6毫安
V
DD
= +5 V,
CS
=
RD
= V
DD
, A
IN
= +10 V
V
SS
= –12 V,
CS
=
RD
= V
DD
, A
IN
= +10 V
记
电气测试在晶片探针进行到如图所示的范围。由于变化的装配方法和正常产量损失，包装后产率，不能保证
对于标准产品的骰子。咨询工厂的基础上，通过大量样本的组装和测试骰子很多资质洽谈规格。
10V
C1
–5V
C1
R
+
C2
R
+
C2
1
2
3
4
5
6
24
23
22
21
R
C1
R
C1
NC
R
R
NC
+
C2
+
C2
+5V
–15V
ADC912A
20
NC
7
8
9
10
11
顶视图
19
（不按比例）
18
17
16
15
14
13
R
NC
NC
NC
NC
R = 10
C1 = 0.01 F
C2 = 4.7 F
NC =无连接
电源的顺序：
+5V, –15V, –5V, +10V
12
图9.刻录式电路
版本B
–5–
QQ：2881677436 复制
