ADC1415S065/080/105/125
单14位ADC 65 ， 80 ， 105或125 MSPS的输入缓冲器
CMOS或DDR LVDS数字输出
牧师02 - 2009年6月4日
目标数据表
1.概述
该ADC1415S是单信道的14位模拟 - 数字转换器（ADC ），用于优化
高动态性能和低功耗，采样速率高达125 MSPS 。
流水线架构和输出误差校正保证ADC1415S准确
够在整个工作范围内，保证零丢失代码。从供给
采用3 V单源，它可以处理输出逻辑电平从1.8 V至3.3 V的CMOS模式，
由于采用了单独的数字输出电源。
该ADC1415S支持LVDS （低压差分信号） DDR （双
数据速率）输出标准。一个集成的SPI（串行外围接口）允许用户
轻松CON连接gure的ADC。
该器件还包含一个可编程增益放大器器具有灵活的输入电压
范围内。凭借出色的动力性能在基带输入频率
170 MHz或更大时， ADC1415S非常适合于通信，成像用途和
医疗应用 - 尤其是在高中频（IF ）的应用得益于
到集成的输入缓冲器。输入缓冲器保证输入阻抗保持
常数和低而且性能在较宽的频率范围内是一致的。
2.特点
I
信噪比73分贝/ SFDR ， 90 dBc的
I
销与兼容
ADC1410S065/080/105/125
I
采样速率高达125 MSPS
I
14位流水线ADC内核
I
集成的输入缓冲器
I
灵活的输入电压范围： 1 V （ P-P ），以
2V（峰 - 峰值）具有6分贝可编程
科幻NE增益
I
CMOS或DDR LVDS数字输出
I
INL
±1
LSB ， DNL
±0.5
LSB （典型值）
I
输入带宽， 600 MHz的
I
功耗587毫瓦，在80 MSPS ，
包括模拟输入缓冲器
I
SPI接口
I
占空比稳定器
I
快速检测OTR
I
偏移二进制， 2的补码，灰色
CODE
I
掉电模式和休眠模式
I
HVQFN40包
3.应用
I
无线和有线宽带通信
I
频谱分析
I
便携式仪表
I
超声设备
I
成像系统
恩智浦半导体
ADC1415S065/080/105/125
单14位ADC 65 ， 80 ， 105或125 MSPS的输入缓冲器
4.订购信息
表1中。
订购信息
f
s
（ Msps的）包
名字
ADC1415S125HN / C1 125
ADC1415S105HN / C1 105
ADC1415S080HN / C1 80
ADC1415S065HN / C1 65
描述
VERSION
SOT618-1
SOT618-1
SOT618-1
SOT618-1
HVQFN40塑料的热增强型非常薄四方扁平的封装;没有
导致; 40终端;身体6
×
6
×
0.85 mm
HVQFN40塑料的热增强型非常薄四方扁平的封装;没有
导致; 40终端;身体6
×
6
×
0.85 mm
HVQFN40塑料的热增强型非常薄四方扁平的封装;没有
导致; 40终端;身体6
×
6
×
0.85 mm
HVQFN40塑料的热增强型非常薄四方扁平的封装;没有
导致; 40终端;身体6
×
6
×
0.85 mm
类型编号
5.框图
SCLK / DFS
SDIO / ODS
ADC1415S
错误
校正和
数字
处理
PGA
SPI接口
OTR
CMOS ：
DAV
or
LVDS / DDR ：
DAVP
DAVM
CMOS ：
D13到D0
or
LVDS / DDR ：
D13P ， D13M
到D0P ， D0M
INP
输入
卜FF器
INM
S / H
输入
舞台
ADC内核
14-BIT
流水线
产量
DRIVERS
时钟输入
STAGE和占空比
周期控制
系统
参考和
动力
管理
CS
PWD
OE
VCM
VREF
VDDA3V
VDDA5V
SENSE
AGND
OGND
CLKM
CLKP
VDDO
REFB
REFT
005aaa101
图1 。
框图
ADC1415S065_080_105_125_2
NXP B.V. 2009保留所有权利。
目标数据表
牧师02 - 2009年6月4日
2 33
恩智浦半导体
ADC1415S065/080/105/125
单14位ADC 65 ， 80 ， 105或125 MSPS的输入缓冲器
6.管脚信息
6.1钢钉
36 SCLK / DFS
37 SDIO / DCS
39 SENSE
34 OGND
33 VDDO
36 SCLK / DFS
37 SDIO / DCS
39 SENSE
34 OGND
33 VDDO
40 VREF
35 OTR
1号航站楼
索引区
REFB
REFT
AGND
VCM
VDDA5V
AGND
INM
INP
AGND
1
2
3
4
5
6
7
8
9
31 DAV
1号航站楼
索引区
REFB
30 D0
29 D1
28 D2
27 D3
26 D4
25 D5
24 D6
23 D7
22 D8
21 D9
REFT
AGND
VCM
VDDA5V
AGND
INM
INP
AGND
1
2
3
4
5
6
7
8
9
32北卡罗来纳州
38 CS
31 DAVM
30 D0_D1_P
29 D0_D1_M
28 D2_D3_P
27 D2_D3_M
26 D4_D5_P
25 D4_D5_M
24 D6_D7_P
23 D6_D7_M
22 D8_D9_P
21 D8_D9_M
D10_D11_P 20
ADC1415S
HVQFN40
ADC1415S
HVQFN40
VDDA3V 10
VDDA3V 11
CLKP 12
CLKM 13
12月14日
OE 15
PWD 16
D12_D13_M 17
D12_D13_P 18
D10_D11_M 19
VDDA3V 10
VDDA3V 11
CLKP 12
CLKM 13
12月14日
OE 15
PWD 16
D13 17
D12 18
D11 19
D10 20
32 DAVP
40 VREF
35 OTR
38 CS
005aaa103
透明的顶视图
005aaa102
透明的顶视图
图2 。
引脚CON组fi guration与CMOS数字输出
选
图3 。
引脚CON组fi guration与LVDS / DDR数码
选择输出
6.2引脚说明
表2中。
符号
REFB
REFT
AGND
VCM
VDDA5V
AGND
INM
INP
AGND
VDDA3V
VDDA3V
CLKP
CLKM
DEC
OE
PWD
ADC1415S065_080_105_125_2
引脚说明（ CMOS数字输出）
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
TYPE
[2]
O
O
G
O
P
G
I
I
G
P
P
I
I
O
I
I
描述
底部参考
顶级参考
模拟地
共模输出电压
5 V模拟电源
模拟地
互补的模拟输入
模拟量输入
模拟地
3 V模拟电源
3 V模拟电源
时钟输入
互补时钟输入
稳压器去耦节点
输出使能，低电平有效
掉电，高电平有效
NXP B.V. 2009保留所有权利。
目标数据表
牧师02 - 2009年6月4日
3 33
恩智浦半导体
ADC1415S065/080/105/125
单14位ADC 65 ， 80 ， 105或125 MSPS的输入缓冲器
引脚说明（ CMOS数字输出）
针
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
TYPE
[2]
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
-
P
G
O
I
I / O
I
I
I / O
描述
数据输出13位（ MSB ）
数据输出12位
数据输出11位
数据输出位10
数据输出位9
数据输出8位
数据输出位7
数据输出位6
数据输出位5
数据输出位4
数据输出位3
数据输出位2
数据输出位1
数据输出位0 （ LSB ）
数据的有效输出时钟
没有连接
输出电源
输出地
超出范围
SPI时钟/数据格式选择
SPI数据IO /输出数据标准
SPI片选
参考编程引脚
参考电压输入/输出
表2中。
符号
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
DAV
北卡罗来纳州
VDDO
OGND
OTR
SCLK / DFS
SDIO / ODS
CS
SENSE
VREF
[1]
P：电源; G：地面; I：输入; ○：输出; I / O：输入/输出。
表3中。
符号
引脚说明（ LVDS / DDR ）数字输出）
针
[1]
17
18
19
20
21
22
23
24
25
26
27
28
29
TYPE
[2]
O
O
O
O
O
O
O
O
O
O
O
O
O
描述
差分输出数据D12和D13复用，补
差分输出数据D12和D13复用，真正的
差分输出数据D10和D11复用，补体
差分输出数据D10和D11复用的，真
差分输出数据D8和D9复用，补
差分输出数据D8和D9复用，真正的
差分输出数据D6和D7复用，补体
差分输出数据D6和D7复用的，真
差分输出数据D4和D5复用，补体
差分输出数据D4和D5复用的，真
差分输出数据D2和D3的复用时，补
差分输出数据D2和D3的复用的，真
差分输出数据D0和D1多路复用，补体
D12_D13_M
D12_D13_P
D10_D11_M
D10_D11_P
D8_D9_M
D8_D9_P
D6_D7_M
D6_D7_P
D4_D5_M
D4_D5_P
D2_D3_M
D2_D3_P
D0_D1_M
ADC1415S065_080_105_125_2
NXP B.V. 2009保留所有权利。
目标数据表
牧师02 - 2009年6月4日
4 33
恩智浦半导体
ADC1415S065/080/105/125
单14位ADC 65 ， 80 ， 105或125 MSPS的输入缓冲器
引脚说明
- 续
（ LVDS / DDR ）数字输出）
针
[1]
30
31
32
TYPE
[2]
O
O
O
描述
差分输出数据D0和D1复用的，真
数据有效输出时钟，补体
数据有效输出时钟，真
表3中。
符号
D0_D1_P
DAVM
DAVP
[1]
[2]
引脚1 16和销33 40都是相同的CMOS和LVDS DDR输出（参见
表2）
P：电源; G：地面; I：输入; ○：输出; I / O：输入/输出。
7.极限值
表4 。
极限值
按照绝对最大额定值系统（ IEC 60134 ） 。
符号
V
DDA(3V)
V
DDA(5V)
V
DDO
V
CC
T
英镑
T
AMB
T
j
参数
3 V模拟电源电压
5 V模拟电源电压
输出电源电压
电源电压差
储存温度
环境温度
结温
V
DDA(3V)
V
DDO
条件
引脚VDDA3V
引脚VDDA5V
民
<tbd>
<tbd>
<tbd>
<tbd>
55
40
-
最大
<tbd>
<tbd>
<tbd>
<tbd>
+125
+85
<tbd>
单位
V
V
V
V
°C
°C
°C
8.热特性
表5 。
符号
R
号（j -a）的
R
日（J -C ）
[1]
热特性
参数
从结点到环境的热阻
从结热阻到外壳
条件
[1]
[1]
典型值
<tbd>
<tbd>
单位
K / W
K / W
符合JEDEC测试板，在自由的空气。
ADC1415S065_080_105_125_2
NXP B.V. 2009保留所有权利。
目标数据表
牧师02 - 2009年6月4日
5 33
ADC1415S系列
单14位ADC ; 65 MSPS， 80 MSPS， 105 Msps的或125 MSPS
与输入缓冲器; CMOS或DDR LVDS数字输出
版本03 - 2010年4月12日
初步数据表
1.概述
该ADC1415S是单信道的14位模拟 - 数字转换器（ADC ），用于优化
高动态性能和低功耗，采样速率高达125 MSPS 。
流水线架构和输出误差校正保证ADC1415S准确
够在整个工作范围内，保证零丢失代码。从供给
采用3 V单源，它可以处理输出逻辑电平从1.8 V至3.3 V的CMOS模式，
由于采用了单独的数字输出电源。
该ADC1415S支持低压差分信号（ LVDS ）双数据
速率（DDR）输出标准。一个集成的串行外设接口（SPI）允许
用户可以轻松地配置ADC 。
该装置还包括一个SPI可编程满量程为允许灵活的输入电压
范围从1 V至2V（峰 - 峰值） 。从出色的动力性能
基带中，以170兆赫以上的输入频率下， ADC1415S非常适合于使用
通信，成像和医学应用 - 特别是在高中级
频（IF ）的应用程序由于集成的输入缓冲器。输入缓冲区确保
该输入阻抗保持恒定和低及以上的性能一致的
很宽的频率范围内。
2.特点和好处科幻TS
SNR ， 72 dBFS的/ SFDR ， 86 dBc的
采样速率高达125 MSPS
14位流水线ADC内核
2个时钟输入分频器的抖动
贡献
集成的输入缓冲器
灵活的输入电压范围： 1 V （ P-P ），以
2V（峰 - 峰值）
CMOS或DDR LVDS数字输出
引脚与ADC1215S兼容
系列， ADC1015S系列和
ADC1115S125
HVQFN40包
输入带宽， 600 MHz的
功耗635毫瓦，在80 MSPS ，
包括模拟输入缓冲器
SPI
占空比稳定器
快超出范围（ OTR ）检测
INL
±1.5
LSB ， DNL
±0.5
最低位
偏移二进制，二进制补码，灰色
CODE
掉电模式和休眠模式
恩智浦半导体
ADC1415S系列
ADC1415S系列;输入缓冲器; CMOS或DDR LVDS数字输出
3.应用
无线和有线宽带
通讯
便携式仪表
成像系统
数字预失真回路，电源
功率放大器线性化
频谱分析
超声设备
软件定义无线电
4.订购信息
表1中。
订购信息
f
s
（ Msps的）包
名字
ADC1415S125HN / C1 125
ADC1415S105HN / C1 105
ADC1415S080HN / C1 80
ADC1415S065HN / C1 65
描述
VERSION
SOT618-6
SOT618-6
SOT618-6
SOT618-6
HVQFN40塑料的热增强型非常薄四方扁平封装;没有
导致; 40终端;身体6
×
6
×
0.85 mm
HVQFN40塑料的热增强型非常薄四方扁平封装;没有
导致; 40终端;身体6
×
6
×
0.85 mm
HVQFN40塑料的热增强型非常薄四方扁平封装;没有
导致; 40终端;身体6
×
6
×
0.85 mm
HVQFN40塑料的热增强型非常薄四方扁平封装;没有
导致; 40终端;身体6
×
6
×
0.85 mm
类型编号
ADC1415S_SER_3
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本03 - 2010年4月12日
2 39
恩智浦半导体
ADC1415S系列
ADC1415S系列;输入缓冲器; CMOS或DDR LVDS数字输出
5.框图
SDIO / ODS
CS
SCLK / DFS
ADC1415S
错误
校正和
数字
处理
SPI
OTR
INP
输入
卜FF器
INM
S / H
输入
舞台
ADC内核
14-BIT
流水线
产量
DRIVERS
CMOS ：
D13到D0
or
LVDS / DDR ：
D13P ， D13M
到D0P ， D0M
CMOS ：
DAV
or
LVDS / DDR ：
DAVP
DAVM
产量
DRIVERS
时钟输入
STAGE和占空比
周期控制
系统
参考和
动力
管理
PWD
OE
CLKP CLKM
VREF
REFB
VCM
SENSE REFT
005aaa101
图1 。
框图
ADC1415S_SER_3
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本03 - 2010年4月12日
3 39
恩智浦半导体
ADC1415S系列
ADC1415S系列;输入缓冲器; CMOS或DDR LVDS数字输出
6.管脚信息
6.1钢钉
36 SCLK / DFS
37 SDIO / ODS
39 SENSE
34 OGND
33 VDDO
40 VREF
35 OTR
36 SCLK / DFS
37 SDIO / ODS
39 SENSE
34 OGND
33 VDDO
40 VREF
35 OTR
1号航站楼
索引区
REFB
REFT
AGND
VCM
VDDA5V
AGND
INM
INP
AGND
1
2
3
4
5
6
7
8
9
31 DAV
32北卡罗来纳州
38 CS
REFB
REFT
30 D0
29 D1
28 D2
27 D3
26 D4
25 D5
24 D6
23 D7
22 D8
21 D9
AGND
VCM
VDDA5V
AGND
INM
INP
AGND
1
2
3
4
5
6
7
8
9
38 CS
1号航站楼
索引区
31 DAV
30 D0_D1_P
29 D0_D1_M
28 D2_D3_P
27 D2_D3_M
26 D4_D5_P
25 D4_D5_M
24 D6_D7_P
23 D6_D7_M
22 D8_D9_P
21 D8_D9_M
D10_D11_P 20
005aaa103
ADC1215S
HVQFN40
ADC1415S
HVQFN40
VDDA3V 10
VDDA3V 11
CLKP 12
CLKM 13
12月14日
OE 15
PWD 16
D12_D13_M 17
D12_D13_P 18
D10_D11_M 19
VDDA3V 10
VDDA3V 11
CLKP 12
CLKM 13
12月14日
OE 15
PWD 16
D13 17
D12 18
D11 19
D10 20
透明的顶视图
005aaa102
透明的顶视图
图2 。
与CMOS数字输出引脚配置
选
图3 。
与LVDS / DDR数字引脚配置
选择输出
6.2引脚说明
表2中。
符号
REFB
REFT
AGND
VCM
VDDA5V
AGND
INM
INP
AGND
VDDA3V
VDDA3V
CLKP
CLKM
DEC
OE
PWD
ADC1415S_SER_3
引脚说明（ CMOS数字输出）
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
TYPE
[1]
O
O
G
O
P
G
I
I
G
P
P
I
I
O
I
I
描述
底部参考
顶级参考
模拟地
共模输出电压
5 V模拟电源
模拟地
互补的模拟输入
模拟量输入
模拟地
3 V模拟电源
3 V模拟电源
时钟输入
互补时钟输入
稳压器去耦节点
输出使能，低电平有效
掉电，高电平有效
NXP B.V. 2010保留所有权利。
本文档中提供的所有信息受法律免责声明。
初步数据表
版本03 - 2010年4月12日
32北卡罗来纳州
4 39
恩智浦半导体
ADC1415S系列
ADC1415S系列;输入缓冲器; CMOS或DDR LVDS数字输出
引脚说明（ CMOS数字输出）
针
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
TYPE
[1]
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
-
P
G
O
I
I / O
I
I
I / O
描述
数据输出13位（ MSB ）
数据输出12位
数据输出11位
数据输出位10
数据输出位9
数据输出8位
数据输出位7
数据输出位6
数据输出位5
数据输出位4
数据输出位3
数据输出位2
数据输出位1
数据输出位0 （ LSB ）
数据的有效输出时钟
没有连接
输出电源
输出地
超出范围
SPI时钟/数据格式选择
SPI数据IO /输出数据标准
SPI片选
参考编程引脚
参考电压输入/输出
表2中。
符号
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
DAV
北卡罗来纳州
VDDO
OGND
OTR
SCLK / DFS
SDIO / ODS
CS
SENSE
VREF
[1]
P：电源; G：地面; I：输入; ○：输出; I / O：输入/输出。
表3中。
符号
引脚说明（ LVDS / DDR ）数字输出）
针
[1]
17
18
19
20
21
22
23
24
25
26
27
28
29
TYPE
[2]
O
O
O
O
O
O
O
O
O
O
O
O
O
描述
差分输出数据D12和D13复用，补
差分输出数据D12和D13复用，真正的
差分输出数据D10和D11复用，补体
差分输出数据D10和D11复用的，真
差分输出数据D8和D9复用，补
差分输出数据D8和D9复用，真正的
差分输出数据D6和D7复用，补体
差分输出数据D6和D7复用的，真
差分输出数据D4和D5复用，补体
差分输出数据D4和D5复用的，真
差分输出数据D2和D3的复用时，补
差分输出数据D2和D3的复用的，真
差分输出数据D0和D1多路复用，补体
D12_D13_M
D12_D13_P
D10_D11_M
D10_D11_P
D8_D9_M
D8_D9_P
D6_D7_M
D6_D7_P
D4_D5_M
D4_D5_P
D2_D3_M
D2_D3_P
D0_D1_M
ADC1415S_SER_3
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本03 - 2010年4月12日
5 39
QQ：2880707522 复制
