ADC11DS105双路11位， 105 MSPS A / D转换器，串行LVDS输出
2009年11月4日
ADC11DS105
双路11位， 105 MSPS A / D转换器，串行LVDS
输出
概述
该ADC11DS105is一个高性能CMOS模拟到
数字转换器转换成两路模拟输入的能力
信号转换成11位数字字速率高达105兆SAM-
普莱斯每秒（ MSPS ） 。数字输出为序列化
并提供了对差分LVDS信号对。这些CON-
变流器采用差分流水线架构，具有数字化
纠错和一个片上采样和保持电路，以
最小化功耗和外部元件
算，同时提供出色的动态性能。该
ADC11DS105可以从一个单一的3.0或+ 3.3V操作
电源。电源关断功能，降低了功率变
消耗非常低的水平，同时仍允许快速唤醒
时间全面运作。差分输入端接受2V满
量程差分输入摆幅。一个稳定的1.2V内部电压
参考被提供，或者ADC11DS105可以操作
与外部参考电压为1.2V 。可选择的占空比
保持稳定的性能在很宽的范围内时钟
占空比。串行接口允许访问内部
注册完全控制的ADC11DS105的功能。
该ADC11DS105可在一个60引脚LLP封装，
工作在-40°C至工业级温度范围
+85°C.
特点
■
■
■
■
■
■
时钟占空比稳定器
单+3.0或+ 3.3V电源供电
串行LVDS输出
串行控制接口名为
超量程输出
60引脚的LLP封装（ 9x9x0.8mm ， 0.5毫米引脚间距）
关键的特定连接的阳离子
■
■
■
■
■
■
决议
转化率
SNR （F
IN
= 240兆赫）
SFDR （F
IN
= 240兆赫）
全功率带宽
耗电量
11位
105 MSPS
66 dBFS的（典型值）
82 dBFS的（典型值）
1千兆赫（典型值）
1 W （ TYP ）
应用
■
■
■
■
■
高IF采样接收器
无线基站的接收器
测试和测量设备
通信仪器仪表
便携式仪表
接线图
30029301
2009美国国家半导体公司
300293
www.national.com
ADC11DS105
引脚说明和等效电路
PIN号
模拟量I / O
3
13
V
IN
A+
V
IN
B+
差分模拟输入引脚。差分满量程输入信号
等级为2V
P-P
与围绕一个共同的每个输入引脚的信号
模式电压V
CM
.
符号
等效电路
描述
2
14
V
IN
A-
V
IN
B-
5
11
7
9
V
RP
A
V
RP
B
V
CMO
A
V
CMO
B
V
RN
A
V
RN
B
6
10
这些引脚应各自旁路AGND与低ESL
（等效串联电感） 0.1 μF的电容放在非常接近
该引脚以减少杂散电感。 0201尺寸0.1 μF
电容应放置V之间
RP
和V
RN
尽量靠近
销地和一个1μF电容应放置在平行。
V
RP
和V
RN
不应该被加载。 V
CMO
可加载至1mA
用作温度稳定的1.5V参考。
它建议使用V
CMO
以提供共模
电压，V
CM
，对于差分模拟输入。
参考电压。该器件提供了一个内部开发
参考电压为1.2V 。当使用内部基准，V
REF
应
耦至AGND与0.1 μF和一个1μF的低等效串联
电感（ESL）电容器。
该引脚可以驱动一个外部1.2V参考电压。
该引脚不应该被用来源出或吸入电流。
LVDS驱动器的偏置电阻从这个引脚到模拟应用
地面上。标称值为3.6KΩ
时钟输入引脚。
所述模拟输入进行采样，在时钟输入的上升沿。
59
V
REF
29
数字I / O
18
LVDS_BIAS
CLK
28
Reset_DLL
Reset_DLL输入。这个引脚通常较低。如果输入时钟
频率急剧变化时，内部定时电路可
被解锁。周期该引脚为高电平1微秒重新锁
该DLL 。 DLL将在后几微秒锁定
Reset_DLL断言。
19
作者/ DCS
这是一个四态端子控制输入时钟模式和输出
数据格式。
作者/ DCS = V
A
，输出数据格式是2的补码，而不税
循环稳定施加到所述输入时钟
作者/ DCS = AGND ，输出数据格式为偏移二进制，无税
循环稳定施加到所述输入时钟。
作者/ DCS = （ 2/3） * V
A
，输出数据为2的补码与占空比
稳定施加到所述输入时钟
作者/ DCS = （ 1/3） * V
A
，输出数据为偏移二进制占空比
稳定施加到所述输入时钟。
注意：该信号没有任何影响时SPI_EN是高和SPI的
接口使能。
3
www.national.com
ADC11DS105
PIN号
符号
等效电路
描述
这是一种双态输入控制关机。
PD = V
A
，掉电启用和功耗的降低。
PD = AGND ，正常运行。
注意：该信号没有任何影响时SPI_EN是高和SPI的
接口使能。
测试模式。当此信号为高电平，固定测试模式
（ 101001100011 MSB - >lsb ）是源自于数据输出。
与该信号置为无效低电平时，设备处于正常工作
模式。
注意：该信号没有任何影响时SPI_EN是高和SPI的
接口使能。
文字对齐方式。
在单通道模式下，该引脚必须设置为逻辑0 。
只有双车道模式下，当此信号为逻辑0的串行数据
字由半字偏移。与该信号为逻辑1的序列
数据字被相互对准。
注意：该信号没有任何影响时SPI_EN是高和SPI的
接口使能。
双车道配置。双通道模式被选择时，
此信号为逻辑0 。与该信号为逻辑1 ，所有的数据是了源代码
在单个车道（ SD1_x ），用于每个通道。
注意：该信号没有任何影响时SPI_EN是高和SPI的
接口使能。
串行时钟。这对差分LVDS信号提供
串行时钟是同步的串行数据输出。有一点
串行数据被设置在每一个的活性的串行数据输出
与此时钟的每个下降沿和上升沿。这种差别
在设备通电的输出始终处于启用状态。在加电
掉电模式这个输出是逻辑低状态中。一个100欧姆
终端电阻必须始终这对之间使用
在传输线的远端信号。
串行数据帧。这对差分LVDS信号转换
在串行数据的字边界。该SD1_A +/-和SD1_B +/-
输出字总是开始与帧信号的上升沿。
帧信号的下降沿定义串行的开始
数据字呈现在SD0_A +/-和SD0_B +/-信号对
在双车道的模式。该差分输出始终处于启用状态
当设备加电。在关断模式下，该输出
在逻辑低电平状态。一个100欧姆的终端电阻必须始终
可使用此对信号之间在所述远端
传输线。
57
20
PD_A
PD_B
27
TEST
47
WAM
48
DLC
45
44
OUTCLK +
OUTCLK-
43
42
FRAME +
框架
www.national.com
4
ADC11DS105
PIN号
符号
等效电路
描述
串行数据输出1通道答：这是一个差分LVDS对
对信号进行A通道ADC的输出序列化形式。
串行数据被提供同步与OUTCLK输出。
在单通道模式下每个样本的输出中提供
继承。在双轨模式每隔一个采样输出
设在此输出。该差分输出始终处于启用状态
当设备加电。在关断模式下，该输出
保持最后的逻辑状态。一个100欧姆的终端电阻必须
始终使用此对信号之间在所述远端
传输线。
串行数据输出1通道B.这是一个差分LVDS对
信号承载通道B ADC的输出序列化形式。
串行数据被提供同步与OUTCLK输出。
在单通道模式下每个样本的输出中提供
继承。在双轨模式每隔一个采样输出
设在此输出。该差分输出始终处于启用状态
当设备加电。在关断模式下，该输出
保持最后的逻辑状态。一个100欧姆的终端电阻必须
始终使用此对信号之间在所述远端
传输线。
串行数据输出0通道答：这是一个差分LVDS对
携带A通道ADC的采样交替“的输出信号
在双轨模式序列化形式。设置串行数据
同步的与OUTCLK输出。在单通道模式下，该
差分输出是在高阻抗状态中。这种差别
在设备通电的输出始终处于启用状态。在加电
关断模式，该输出保持最后的逻辑状态。一个100欧姆
终端电阻必须始终这对之间使用
在传输线的远端信号。
串行数据输出0通道B.这是一个差分LVDS对
携带B通道ADC的采样交替“的输出信号
在双轨模式序列化形式。设置串行数据
同步的与OUTCLK输出。在单通道模式下，该
差分输出是在高阻抗状态中。这种差别
在设备通电的输出始终处于启用状态。在加电
关断模式，该输出保持最后的逻辑状态。一个100欧姆
终端电阻必须始终这对之间使用
在传输线的远端信号。
SPI使能： SPI接口时启用该信号
置为高电平。在这种情况下，直接控制管脚没有任何效果。
当此信号无效时， SPI接口禁用，
直接控制销被启用。
串行芯片选择：当此信号被置SCLK用于
接受SDI输入的串行数据存在并到源序列
在SDO输出数据。当此信号无效时， SDI
输入被忽略， SDO输出是三态模式。
串行时钟：串行数据移入和移出器件
同步的与该时钟信号。
串行数据输入：串行数据移入器件在这个引脚
而SCSB信号被确认。
38
37
SD1_A+
SD1_A-
34
33
SD1_B+
SD1_B-
36
35
SD0_A+
SD0_A-
32
31
SD0_B+
SD0_B-
56
SPI_EN
55
SCSB
52
54
SCLK
SDI
5
www.national.com
QQ：2880707522 复制
