ADC08500高性能，低功耗的8位， 500 MSPS A / D转换器
2009年4月21日
ADC08500
高性能，低功耗的8位， 500 MSPS A / D
变流器
概述
该ADC08500是一款低功耗，高性能CMOS
模拟 - 数字转换器，数字化的信号，以8比特水库
olution ，采样速率高达500 MSPS 。消耗
典型的0.8瓦，在500 MSPS从单一1.9伏电源，
该设备是保证无失码的
整个工作温度范围内。独特的折叠和IN-
terpolating架构，完全差分比较DE-
签署，内部采样和保持的创新设计
放大器和自校准方案使一个非常平坦
超过奈奎斯特所有动态参数的响应，生产
荷兰国际集团高7.5 ENOB具有250MHz的输入信号和一个500
同时提供了10MHz的采样率
-18
B.E.R.输出换
抠图为偏移二进制和LVDS数字输出
符合IEEE 1596.3-1996兼容，除的
0.8V和1.2V之间可调共模电压。
该转换器具有1： 2分离器馈送两组LVDS
总线和降低输出数据速率每个总线上的一半
采样率。
该转换器的典型功耗小于3.5毫瓦
掉电模式，并且可以在一个128引脚，热
增强的裸露焊盘LQFP封装，工作在行业
试验（ -40℃
≤
T
A
≤
+ 85 ° C）温度范围。
特点
■
■
■
■
■
■
■
■
内部采样和保持
单+ 1.9V ± 0.1V操作
SDR和DDR输出时钟的选择
多ADC同步功能
保证无失码
对扩展的控制串行接口
输入满量程范围和偏移微调
占空比校正的采样时钟
关键的特定连接的阳离子
■
■
■
■
■
■
■
决议
最大转换速率
误码率
ENOB @ 250 MHz输入
DNL
耗电量
—
操作
—
掉电模式
8位
500 MSPS （分钟）
10
-18
（典型值）
7.5位（典型值）
± 0.15 LSB （典型值）
0.8 W（典型值）
3.5毫瓦（典型值）
应用
■
■
■
■
■
直接RF下变频
数字示波器
卫星机顶盒
通信系统
测试仪表
框图
20206453
2009美国国家半导体公司
202064
www.national.com
ADC08500
订购信息
工业温度范围
（ -40°C <牛逼
A
< + 85°C ）
ADC08500CIYB
ADC08500DEV
NS封装
128引脚裸露焊盘LQFP
开发板
引脚配置
20206401
*在包装背面的裸露焊盘必须焊接到接地平面，以确保达到额定性能。
www.national.com
2
ADC08500
引脚说明和等效电路
引脚功能
PIN号
符号
等效电路
描述
输出电压幅值和串行接口的时钟。配合本
引脚为高电平正常差分DCLK和数据的幅度。
地面该引脚为降低差分输出幅度和
降低功耗。 See1.1.6
LVDS输出。
当启用扩展控制模式下，该引脚功能
作为SCLK输入，钟表串行数据。看
1.2
作者/扩展控制
用于在扩展的细节
控制模式。看
1.3串行接口
为
串行接口的描述。
3
OUTV / SCLK
4
OutEdge / DDR /
SDATA
DCLK边沿选择，双倍数据速率开启和串行数据
输入。这个输入设置DCLK +的输出边缘处的
输出数据转换。当该引脚悬空或连接
到1/2电源电压，DDR时钟使能。 See1.1.5.2
双倍数据速率。
在扩展控制模式是
启用时，此引脚用作SDATA输入。看
1.2
作者/扩展控制
用于在扩展的细节
控制模式。看
1.3串行接口
为
串行接口的描述。
DCLK复位。该引脚上的正脉冲用于复位和
同步多个转换器的DCLK出局。看
1.5
多ADC同步
有关详细
说明。
掉电引脚。在PD引脚上的逻辑高电平使整个
器件进入掉电模式。
校准周期启动。最少吨
CAL_L
输入时钟周期
逻辑低后跟一个最小的t
CAL_H
输入时钟周期
高该引脚上启动自校准序列。看
2.4.2自校准
用于自校准的概要和
2.4.2.2命令响应校准
为导通的说明
命令校准。
满量程范围选择和扩展控制使能。在非
扩展控制模式下，该引脚为逻辑低电平设置全
量程差分输入范围，以降低V
IN
输入电平。一
该引脚上的逻辑高电平设置满量程差分输入范围
到一个较高的V
IN
输入电平。见电气转换器
的特点。要启用扩展控制模式，
由此，串行接口和控制寄存器
就业，允许该引脚悬空或连接到相同的电压
到V
A
/ 2 。看
1.2 NORMAL /扩展控制
为
在扩展控制模式的信息。
15
DCLK_RST
26
PD
30
CAL
14
FSR / ECE
3
www.national.com
ADC08500高性能，低功耗的8位， 500 MSPS A / D转换器
2007年6月
ADC08500
高性能，低功耗的8位， 500 MSPS A / D
变流器
概述
该ADC08500是一款低功耗，高性能CMOS
模拟 - 数字转换器，数字化的信号，以8比特水库
olution ，采样速率高达500 MSPS 。消耗
典型的0.8瓦，在500 MSPS从单一1.9伏电源，
该设备是保证无失码的
整个工作温度范围内。独特的折叠和IN-
terpolating架构，完全差分比较DE-
签署，内部采样和保持的创新设计
放大器和自校准方案使一个非常平坦
超过奈奎斯特所有动态参数的响应，生产
荷兰国际集团高7.5 ENOB具有250MHz的输入信号和一个500
同时提供了10MHz的采样率
-18
B.E.R.输出换
抠图为偏移二进制和LVDS数字输出
符合IEEE 1596.3-1996兼容，除的
0.8V和1.2V之间可调共模电压。
该转换器具有1： 2分离器馈送两组LVDS
总线和降低输出数据速率每个总线上的一半
采样率。
该转换器的典型功耗小于3.5毫瓦
掉电模式，并且可以在一个128引脚，热
增强的裸露焊盘LQFP封装，工作在行业
试验（ -40℃
≤
T
A
≤
+ 85 ° C）温度范围。
特点
■
■
■
■
■
■
■
■
内部采样和保持
单+ 1.9V ± 0.1V操作
SDR和DDR输出时钟的选择
多ADC同步功能
保证无失码
对扩展的控制串行接口
输入满量程范围和偏移微调
占空比校正的采样时钟
关键的特定连接的阳离子
■
■
■
■
■
■
■
决议
最大转换速率
误码率
ENOB @ 250 MHz输入
DNL
耗电量
—
操作
—
掉电模式
8位
500 MSPS （分钟）
10
-18
（典型值）
7.5位（典型值）
± 0.15 LSB （典型值）
0.8 W（典型值）
3.5毫瓦（典型值）
应用
■
■
■
■
■
直接RF下变频
数字示波器
卫星机顶盒
通信系统
测试仪表
框图
20206453
2007美国国家半导体公司
202064
www.national.com
ADC08500
订购信息
工业温度范围
（ -40°C <牛逼
A
< + 85°C ）
ADC08500CIYB
ADC08500DEV
NS封装
128引脚裸露焊盘LQFP
开发板
引脚配置
20206401
*在包装背面的裸露焊盘必须焊接到接地平面，以确保达到额定性能。
www.national.com
2
ADC08500
引脚说明和等效电路
引脚功能
PIN号
符号
等效电路
描述
输出电压幅值和串行接口的时钟。配合本
引脚为高电平正常差分DCLK和数据的幅度。
地面该引脚为降低差分输出幅度和
降低功耗。 See1.1.6
LVDS输出。
当启用扩展控制模式下，该引脚功能
作为SCLK输入，钟表串行数据。看
1.2
作者/扩展控制
用于在扩展的细节
控制模式。看
1.3串行接口
为
串行接口的描述。
3
OUTV / SCLK
4
OutEdge / DDR /
SDATA
DCLK边沿选择，双倍数据速率开启和串行数据
输入。这个输入设置DCLK +的输出边缘处的
输出数据转换。当该引脚悬空或连接
到1/2电源电压，DDR时钟使能。 See1.1.5.2
双倍数据速率。
在扩展控制模式是
启用时，此引脚用作SDATA输入。看
1.2
作者/扩展控制
用于在扩展的细节
控制模式。看
1.3串行接口
为
串行接口的描述。
DCLK复位。该引脚上的正脉冲用于复位和
同步多个转换器的DCLK出局。看
1.5
多ADC同步
有关详细
说明。
掉电引脚。在PD引脚上的逻辑高电平使整个
器件进入掉电模式。
校准周期启动。最少吨
CAL_L
输入时钟周期
逻辑低后跟一个最小的t
CAL_H
输入时钟周期
高该引脚上启动自校准序列。看
2.4.2自校准
用于自校准的概要和
2.4.2.2命令响应校准
为导通的说明
命令校准。
满量程范围选择和扩展控制使能。在非
扩展控制模式下，该引脚为逻辑低电平设置全
量程差分输入范围，以降低V
IN
输入电平。一
该引脚上的逻辑高电平设置满量程差分输入范围
到一个较高的V
IN
输入电平。见电气转换器
的特点。要启用扩展控制模式，
由此，串行接口和控制寄存器
就业，允许该引脚悬空或连接到相同的电压
到V
A
/ 2 。看
1.2 NORMAL /扩展控制
为
在扩展控制模式的信息。
15
DCLK_RST
26
PD
30
CAL
14
FSR / ECE
3
www.national.com
QQ：2881677436 复制
