a
特点
低成本， 3.3 V - CMOS ，混合信号，前端
转换器的宽带调制解调器
10位D / A转换器（通道TxDAC +
)
50 MSPS输入字率
2插值低通滤波器传输
100 MSPS DAC输出更新速率
宽（ 21 MHz）的传输带宽
掉电模式
10位， 50 MSPS A / D转换器
四阶低通滤波器，具有可选截止频率
双模式可编程增益放大器
内部时钟乘法器（ PLL ）
两个辅助时钟输出
48引脚LQFP封装
应用
电力线网络
家庭电话网络
TXEN
RXEN
TXCLK
RXCLK
宽带调制解调器
混合信号前端
AD9975
功能框图
AD9975
10
K
10
TX +
的TxDAC +
TX ±
CLK1
ADIO [9：0 ]
CLK-根
CLK2
OSCIN
XTAL
10
ADC
PGA
LPF
PGA
RX +
RX ±
AGC [2：0 ]
3
3
SPORT
注册
控制
概述
该AD9975是一款单电源，宽带调制解调器，混合
信号前端（的MxFE ） IC 。该器件包含一个发送
路径内插滤波器和DAC和一个接收路径的PGA ，
低通滤波器和ADC所需的各种宽带调制解调器的
应用程序。还片上是亲一个PLL时钟乘法器
志愿组织从一个单一的晶体或时钟输入所有所需的时钟。
所述的TxDAC +采用了数字2×插低通滤波器，以
过采样传输数据，缓解了模拟的复杂性
重建滤波。发射路径带宽为21 MHz的
时，在100 MSPS的采样。 10位DAC提供differen-
TiAl金属的电流输出。该DAC满量程电流可调节
从2到20毫安由单个电阻器，从而提供额外的20分贝
增益范围。
接收路径包括一个PGA ，低通滤波器和ADC的。该编程
序的增益放大器（PGA ）具有两种操作模式。一
模式允许程序通过串行端口，并提供了
增益范围为-6分贝至+36 dB，以2 dB的。另一种模式
允许的增益，通过一个异步3针来控制
口，并提供增益范围从0 dB到48 dB，以8分贝步骤
与使用外部增益级。接收路径LPF
截止频率可以选择为任一12兆赫或26兆赫。
通道TxDAC +是一个注册商标，的MxFE是ADI公司的商标。
该滤波器的截止频率也可以调整或绕过哪里
滤波器的要求有所不同。 10位ADC采用多
级差分流水线架构，以实现出色的动态
性能和低功率消耗。
数字发送和接收端口，被复用到一个
10位数据总线，并具有独立TX / RX时钟和TX / RX
使能线。此接口直接连接到Homelug 1.0
从Intellon公司与科胜讯的PHY / MAC芯片。
在AD9975可在一个节省空间的48引脚LQFP封装
年龄。该器件规定在商用（ -40 ° C至
+ 85 ° C）温度范围。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
AD9975–SPECIFICATIONS
参数
OSC特性研究
频带
占空比
输入电容
输入阻抗
时钟输出特性
CLKA抖动（F
CLKA
从PLL产生的）
CLKA占空比
TX特性
2 ×插值滤波器特性
TX路径延迟， 2 ×插值
通带平坦度0 MHz至20.7 MHz的
阻带抑制@ 29.3兆赫
TxDAC系列
决议
转化率
满量程输出电流
顺从电压范围（ TX + TX-或AVSS ）
增益误差
输出失调
微分非线性
积分非线性
输出电容
相位噪声@ 1 kHz偏置， 10 MHz信号
信号与噪声和失真比（SINAD ）
5 MHz的模拟输出（ 20 MHz带宽）
宽带SFDR （至奈奎斯特频率， 50MHz的最大值）
5 MHz的模拟输出
窄带SFDR （ 3兆赫窗口）
5 MHz的模拟输出
IMD （F1 = 6.25 MHz时， F2 = 7.8125兆赫）
RX路径特性（ LFP绕过）
决议
转化率
流水线延迟， ADC时钟周期
动态性能（A
IN
= -0.5 dBFS的， F = 5兆赫）
@ F
OSCIN
= 50 MHz时， RX LPF旁路
信号与噪声和失真比（ SINAD ）
有效位数（ ENOB ）
信号 - 噪声比（ SNR）的
总谐波失真（ THD ）
无杂散动态范围（ SFDR ）
接收路径增益/偏移
最小的可编程增益
最大可编程增益
窄带接收LPF或Rx LPF旁路
宽带的Rx LPF
(V
S
= 3.3 V 10 ％，F
OSCIN
= 50兆赫，女
DAC
= 100 MHz时，增益= -6分贝，
R
SET
= 4.02 K， 100 DAC负载）。
温度
满
25°C
25°C
25°C
25°C
25°C
TEST
水平
I
II
III
III
II
III
民
10
40
典型值
最大
50
60
单位
兆赫
%
pF
M
ps的均方根
%
50
3
100
14
50
±
5
满
满
满
满
满
满
满
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
不适用
满
不适用
满
满
满
满
满
25°C
25°C
25°C
25°C
25°C
满
满
满
25°C
25°C
25°C
25C
25C
25C
II
II
II
II
II
II
II
II
II
III
II
III
III
II
III
III
III
III
不适用
II
不适用
III
III
III
III
III
I
I
I
I
II
II
II
III
III
III
III
III
III
III
–2–
10
2
–0.5
–5.5
0
30
0.8
35
10
10
±
2
2
0.5
5
–100
–60.6
–76.2
–77.9
–77
10
10
5.5
–56.6
9.1
–59.2
–60.1
–66
–6
+36
+30
2
±
0.4
±
1.0
±
0.8
4
4
270
50
16
684
40
50
100
20
+1.5
+5.0
待定
1
F
DAC
周期
dB
dB
位
兆赫
mA
V
％ FS
A
最低位
最低位
pF
dBc的/赫兹
dB
dBc的
dBc的
dBFS的
位
兆赫
周期
dB
位
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
VPPD
pF
兆赫
V
RMS
V
RMS
dB
第0版
增益步长
增益步进精度
增益范围错误
绝对增益误差， PGA增益= 0分贝
Rx通道输入特性
输入电压范围（增益= -6 dB为单位）
输入电容
差分输入电阻
输入带宽（ -3 dB）的接收（Rx LPF绕过）
输入参考噪声（在36分贝增益与滤波器）
输入参考噪声（在-6 dB的增益和滤波）
共模抑制
AD9975
特定网络阳离子
（续）
参数
串行控制总线
最大SCLK频率（f
SCLK
)
时钟脉冲宽度高（T
威尔斯亲王医院
)
时钟脉冲宽度低（T
PWL
)
时钟的上升/下降时间
数据/片选建立时间（T
DS
)
数据保持时间（t
DH
)
数据有效时间（t
DV
)
CMOS逻辑输入
逻辑“1”的电压
逻辑“0”电压
逻辑“1”的当前
逻辑“0”的当前
输入电容
CMOS逻辑输出（1 mA负载）
逻辑“1”的电压
逻辑“0”电压
数字输出上升/下降时间
电源
所有块电
I
S_TOTAL
（总电源电流）
数字电源电流（I
DRVDD
+ I
DVDD
)
时钟电源电流（I
CLKVDD
)
模拟电源电流（I
AVDD
)
功能模块的功耗，
RX LPF
ADC和SPGA
Rx参考
插
DAC
PLL -A
所有模块断电
I
S_TOTAL
（总电源电流）
数字电源电流（I
DRVDD
+ I
DVDD
)
时钟电源电流（I
CLKVDD
)
模拟电源电流（I
AVDD
)
特定网络阳离子如有更改，恕不另行通知。
温度
满
满
满
满
满
满
满
25°C
25°C
25°C
25°C
25°C
满
25°C
满
TEST
水平
II
II
II
II
II
II
II
II
II
II
II
III
II
II
II
民
25
18
18
典型值
最大
单位
兆赫
ns
ns
s
ns
ns
ns
V
V
A
A
pF
V
V
ns
10
25
0
20
V
DRVDD
– 0.7
0.4
12
12
3
V
DRVDD
– 0.6
1.5
0.4
2.5
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
I
III
III
III
III
III
III
III
III
III
I
III
III
III
210
22.5
5.5
182
110
55
2
20
18
22
21
10
0
11
227
mA
mA
mA
mA
mA
mA
mA
mA
mA
27
mA
mA
mA
mA
绝对最大额定值*
说明测试级别
电源（V
S
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.9 V
数字输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 5毫安
数字输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至DRVDD + 0.3 V
模拟输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V至AVDD + 0.3 V
工作温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40 ° C至+ 85°C
最高结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150∞C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
引线温度（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 300C
*绝对
最大额定值的限制值被单独应用，
超出该电路的适用性可能受到损害。实用
在任何这些条件的可操作性不一定暗示。接触
绝对最大额定值条件下长时间可能会影响
器件的可靠性。
一，设备都100 ％的产品在25 ℃的测试和保证
通过设计和特性测试商用
工作温度范围（ -40°C至+ 85°C ） 。
II 。参数由设计和/或特性保证
测试。
III 。参数仅仅是一个典型值。
热特性
热阻
48引脚LQFP
θ
JA
= 57 ° C / W
θ
JC
= 28 ° C / W
–4–
第0版
AD9975
订购指南
模型
AD9975ABST
AD9975ABSTEB
AD9975ABSTRL
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
包装说明
48引脚LQFP
AD9975评估板
AD9975ABST卷
封装选项
ST-48
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
AD9975具有专用ESD保护电路，永久性的损害可能对设备产生
受到高能量静电放电。因此，适当的ESD防范措施建议
以避免性能下降或功能丧失。
警告！
ESD敏感器件
引脚功能说明
引脚配置
PIN号
1
2
3
4
5, 38, 47
6, 9, 39, 42,
43, 46
7
8
10
11
12
13
14
15–17
18
19–28
29
30
31
32
33
34
35
36
37
40, 41
44
45
48
助记符
OSC IN
SENABLE
SCLK
SDATA
AVDD
AVSS
TX +
TX ±
FS ADJ
功能
晶体振荡器变频器输入
串行总线使能输入
串行总线时钟输入
串行总线数据I / O
模拟3.3 V电源供电
模拟地
37
RESET
40
REFB
47
AVDD
38
AVDD
41
REFT
46
AVSS
43
AVSS
42
AVSS
39
AVSS
48
XTAL
44
RX +
45
RX ±
OSC IN
1
SENABLE
2
SCLK
3
SDATA
4
AVDD
5
36
DRVSS
35
DRVDD
34
RXBOOST / SDO
33
CLKOUT2
发射DAC输出+
发射DAC - 输出
DAC满量程输出电流
调整外部电阻
REFIO
DAC带隙去耦节点
CLKVDD
电源的CLKOUT1
DVSS
数字地
DVDD
数字3.3 V电源供电
AGC [2：0 ]
AGC控制输入
CLKOUT1
辅助时钟输出
ADIO [9：0 ]
数字数据的I / O端口
RXEN
ADIO方向控制输入
TXEN
Tx通道启用
TXCLK
ADIO采样时钟输入
RXCLK
ADIO请求时钟输入
CLKOUT2
辅助时钟输出
RXBOOST /
外部增益控制输出/
SDO
串行数据输出
DRVDD
数字I / O 3.3 V电源供电
DRVSS
数字I / O接地
RESET
复位输入
REFB ， REFT ADC参考电压解耦节点
RX +
接收路径+输入
RX ±
接收路径 - 输入
XTAL
晶体振荡器逆变器输出
AD9975
采用48引脚LQFP
顶视图
（不按比例）
32
RXCLK
31
TXCLK
30
TXEN
29
RXEN
28
ADIO0
27
ADIO1
26
ADIO2
25
ADIO3
AVSS
6
TX +
7
TX ±
8
AVSS
9
FS ADJ
10
REFIO
11
CLKVDD
12
DVSS
13
DVDD
14
AGC2
15
AGC1
16
AGC0
17
CLKOUT1
18
ADIO9
19
ADIO8
20
ADIO7
21
ADIO6
22
ADIO5
23
第0版
–5–
ADIO4
24
a
特点
低成本， 3.3 V - CMOS ，混合信号，前端
转换器的宽带调制解调器
10位D / A转换器（通道TxDAC +
)
50 MSPS输入字率
2插值低通滤波器传输
100 MSPS DAC输出更新速率
宽（ 21 MHz）的传输带宽
掉电模式
10位， 50 MSPS A / D转换器
四阶低通滤波器，具有可选截止频率
双模式可编程增益放大器
内部时钟乘法器（ PLL ）
两个辅助时钟输出
48引脚LQFP封装
应用
电力线网络
家庭电话网络
TXEN
RXEN
TXCLK
RXCLK
宽带调制解调器
混合信号前端
AD9975
功能框图
AD9975
10
K
10
TX +
的TxDAC +
TX ±
CLK1
ADIO [9：0 ]
CLK-根
CLK2
OSCIN
XTAL
10
ADC
PGA
LPF
PGA
RX +
RX ±
AGC [2：0 ]
3
3
SPORT
注册
控制
概述
该AD9975是一款单电源，宽带调制解调器，混合
信号前端（的MxFE ） IC 。该器件包含一个发送
路径内插滤波器和DAC和一个接收路径的PGA ，
低通滤波器和ADC所需的各种宽带调制解调器的
应用程序。还片上是亲一个PLL时钟乘法器
志愿组织从一个单一的晶体或时钟输入所有所需的时钟。
所述的TxDAC +采用了数字2×插低通滤波器，以
过采样传输数据，缓解了模拟的复杂性
重建滤波。发射路径带宽为21 MHz的
时，在100 MSPS的采样。 10位DAC提供differen-
TiAl金属的电流输出。该DAC满量程电流可调节
从2到20毫安由单个电阻器，从而提供额外的20分贝
增益范围。
接收路径包括一个PGA ，低通滤波器和ADC的。该编程
序的增益放大器（PGA ）具有两种操作模式。一
模式允许程序通过串行端口，并提供了
增益范围为-6分贝至+36 dB，以2 dB的。另一种模式
允许的增益，通过一个异步3针来控制
口，并提供增益范围从0 dB到48 dB，以8分贝步骤
与使用外部增益级。接收路径LPF
截止频率可以选择为任一12兆赫或26兆赫。
通道TxDAC +是一个注册商标，的MxFE是ADI公司的商标。
该滤波器的截止频率也可以调整或绕过哪里
滤波器的要求有所不同。 10位ADC采用多
级差分流水线架构，以实现出色的动态
性能和低功率消耗。
数字发送和接收端口，被复用到一个
10位数据总线，并具有独立TX / RX时钟和TX / RX
使能线。此接口直接连接到Homelug 1.0
从Intellon公司与科胜讯的PHY / MAC芯片。
在AD9975可在一个节省空间的48引脚LQFP封装
年龄。该器件规定在商用（ -40 ° C至
+ 85 ° C）温度范围。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
AD9975–SPECIFICATIONS
参数
OSC特性研究
频带
占空比
输入电容
输入阻抗
时钟输出特性
CLKA抖动（F
CLKA
从PLL产生的）
CLKA占空比
TX特性
2 ×插值滤波器特性
TX路径延迟， 2 ×插值
通带平坦度0 MHz至20.7 MHz的
阻带抑制@ 29.3兆赫
TxDAC系列
决议
转化率
满量程输出电流
顺从电压范围（ TX + TX-或AVSS ）
增益误差
输出失调
微分非线性
积分非线性
输出电容
相位噪声@ 1 kHz偏置， 10 MHz信号
信号与噪声和失真比（SINAD ）
5 MHz的模拟输出（ 20 MHz带宽）
宽带SFDR （至奈奎斯特频率， 50MHz的最大值）
5 MHz的模拟输出
窄带SFDR （ 3兆赫窗口）
5 MHz的模拟输出
IMD （F1 = 6.25 MHz时， F2 = 7.8125兆赫）
RX路径特性（ LFP绕过）
决议
转化率
流水线延迟， ADC时钟周期
动态性能（A
IN
= -0.5 dBFS的， F = 5兆赫）
@ F
OSCIN
= 50 MHz时， RX LPF旁路
信号与噪声和失真比（ SINAD ）
有效位数（ ENOB ）
信号 - 噪声比（ SNR）的
总谐波失真（ THD ）
无杂散动态范围（ SFDR ）
接收路径增益/偏移
最小的可编程增益
最大可编程增益
窄带接收LPF或Rx LPF旁路
宽带的Rx LPF
(V
S
= 3.3 V 10 ％，F
OSCIN
= 50兆赫，女
DAC
= 100 MHz时，增益= -6分贝，
R
SET
= 4.02 K， 100 DAC负载）。
温度
满
25°C
25°C
25°C
25°C
25°C
TEST
水平
I
II
III
III
II
III
民
10
40
典型值
最大
50
60
单位
兆赫
%
pF
M
ps的均方根
%
50
3
100
14
50
±
5
满
满
满
满
满
满
满
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
不适用
满
不适用
满
满
满
满
满
25°C
25°C
25°C
25°C
25°C
满
满
满
25°C
25°C
25°C
25C
25C
25C
II
II
II
II
II
II
II
II
II
III
II
III
III
II
III
III
III
III
不适用
II
不适用
III
III
III
III
III
I
I
I
I
II
II
II
III
III
III
III
III
III
III
–2–
10
2
–0.5
–5.5
0
30
0.8
35
10
10
±
2
2
0.5
5
–100
–60.6
–76.2
–77.9
–77
10
10
5.5
–56.6
9.1
–59.2
–60.1
–66
–6
+36
+30
2
±
0.4
±
1.0
±
0.8
4
4
270
50
16
684
40
50
100
20
+1.5
+5.0
待定
1
F
DAC
周期
dB
dB
位
兆赫
mA
V
％ FS
A
最低位
最低位
pF
dBc的/赫兹
dB
dBc的
dBc的
dBFS的
位
兆赫
周期
dB
位
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
VPPD
pF
兆赫
V
RMS
V
RMS
dB
第0版
增益步长
增益步进精度
增益范围错误
绝对增益误差， PGA增益= 0分贝
Rx通道输入特性
输入电压范围（增益= -6 dB为单位）
输入电容
差分输入电阻
输入带宽（ -3 dB）的接收（Rx LPF绕过）
输入参考噪声（在36分贝增益与滤波器）
输入参考噪声（在-6 dB的增益和滤波）
共模抑制
AD9975
特定网络阳离子
（续）
参数
串行控制总线
最大SCLK频率（f
SCLK
)
时钟脉冲宽度高（T
威尔斯亲王医院
)
时钟脉冲宽度低（T
PWL
)
时钟的上升/下降时间
数据/片选建立时间（T
DS
)
数据保持时间（t
DH
)
数据有效时间（t
DV
)
CMOS逻辑输入
逻辑“1”的电压
逻辑“0”电压
逻辑“1”的当前
逻辑“0”的当前
输入电容
CMOS逻辑输出（1 mA负载）
逻辑“1”的电压
逻辑“0”电压
数字输出上升/下降时间
电源
所有块电
I
S_TOTAL
（总电源电流）
数字电源电流（I
DRVDD
+ I
DVDD
)
时钟电源电流（I
CLKVDD
)
模拟电源电流（I
AVDD
)
功能模块的功耗，
RX LPF
ADC和SPGA
Rx参考
插
DAC
PLL -A
所有模块断电
I
S_TOTAL
（总电源电流）
数字电源电流（I
DRVDD
+ I
DVDD
)
时钟电源电流（I
CLKVDD
)
模拟电源电流（I
AVDD
)
特定网络阳离子如有更改，恕不另行通知。
温度
满
满
满
满
满
满
满
25°C
25°C
25°C
25°C
25°C
满
25°C
满
TEST
水平
II
II
II
II
II
II
II
II
II
II
II
III
II
II
II
民
25
18
18
典型值
最大
单位
兆赫
ns
ns
s
ns
ns
ns
V
V
A
A
pF
V
V
ns
10
25
0
20
V
DRVDD
– 0.7
0.4
12
12
3
V
DRVDD
– 0.6
1.5
0.4
2.5
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
25°C
I
III
III
III
III
III
III
III
III
III
I
III
III
III
210
22.5
5.5
182
110
55
2
20
18
22
21
10
0
11
227
mA
mA
mA
mA
mA
mA
mA
mA
mA
27
mA
mA
mA
mA
绝对最大额定值*
说明测试级别
电源（V
S
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.9 V
数字输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 5毫安
数字输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至DRVDD + 0.3 V
模拟输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V至AVDD + 0.3 V
工作温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40 ° C至+ 85°C
最高结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150∞C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
引线温度（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 300C
*绝对
最大额定值的限制值被单独应用，
超出该电路的适用性可能受到损害。实用
在任何这些条件的可操作性不一定暗示。接触
绝对最大额定值条件下长时间可能会影响
器件的可靠性。
一，设备都100 ％的产品在25 ℃的测试和保证
通过设计和特性测试商用
工作温度范围（ -40°C至+ 85°C ） 。
II 。参数由设计和/或特性保证
测试。
III 。参数仅仅是一个典型值。
热特性
热阻
48引脚LQFP
θ
JA
= 57 ° C / W
θ
JC
= 28 ° C / W
–4–
第0版
AD9975
订购指南
模型
AD9975ABST
AD9975ABSTEB
AD9975ABSTRL
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
包装说明
48引脚LQFP
AD9975评估板
AD9975ABST卷
封装选项
ST-48
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
AD9975具有专用ESD保护电路，永久性的损害可能对设备产生
受到高能量静电放电。因此，适当的ESD防范措施建议
以避免性能下降或功能丧失。
警告！
ESD敏感器件
引脚功能说明
引脚配置
PIN号
1
2
3
4
5, 38, 47
6, 9, 39, 42,
43, 46
7
8
10
11
12
13
14
15–17
18
19–28
29
30
31
32
33
34
35
36
37
40, 41
44
45
48
助记符
OSC IN
SENABLE
SCLK
SDATA
AVDD
AVSS
TX +
TX ±
FS ADJ
功能
晶体振荡器变频器输入
串行总线使能输入
串行总线时钟输入
串行总线数据I / O
模拟3.3 V电源供电
模拟地
37
RESET
40
REFB
47
AVDD
38
AVDD
41
REFT
46
AVSS
43
AVSS
42
AVSS
39
AVSS
48
XTAL
44
RX +
45
RX ±
OSC IN
1
SENABLE
2
SCLK
3
SDATA
4
AVDD
5
36
DRVSS
35
DRVDD
34
RXBOOST / SDO
33
CLKOUT2
发射DAC输出+
发射DAC - 输出
DAC满量程输出电流
调整外部电阻
REFIO
DAC带隙去耦节点
CLKVDD
电源的CLKOUT1
DVSS
数字地
DVDD
数字3.3 V电源供电
AGC [2：0 ]
AGC控制输入
CLKOUT1
辅助时钟输出
ADIO [9：0 ]
数字数据的I / O端口
RXEN
ADIO方向控制输入
TXEN
Tx通道启用
TXCLK
ADIO采样时钟输入
RXCLK
ADIO请求时钟输入
CLKOUT2
辅助时钟输出
RXBOOST /
外部增益控制输出/
SDO
串行数据输出
DRVDD
数字I / O 3.3 V电源供电
DRVSS
数字I / O接地
RESET
复位输入
REFB ， REFT ADC参考电压解耦节点
RX +
接收路径+输入
RX ±
接收路径 - 输入
XTAL
晶体振荡器逆变器输出
AD9975
采用48引脚LQFP
顶视图
（不按比例）
32
RXCLK
31
TXCLK
30
TXEN
29
RXEN
28
ADIO0
27
ADIO1
26
ADIO2
25
ADIO3
AVSS
6
TX +
7
TX ±
8
AVSS
9
FS ADJ
10
REFIO
11
CLKVDD
12
DVSS
13
DVDD
14
AGC2
15
AGC1
16
AGC0
17
CLKOUT1
18
ADIO9
19
ADIO8
20
ADIO7
21
ADIO6
22
ADIO5
23
第0版
–5–
ADIO4
24
QQ：2880707522 复制
