a
混合信号前端（的MxFE
）处理器
宽带通信
AD9860/AD9862
*
功能框图
VIN + A
VIN -A
1x
PGA
ADC
旁路LOW- PASS
抽取滤波器
VIN + B
VIN -B
SIGDELT
1x
PGA
ADC
RxB是正常数据
[0:11]
希尔伯特
滤波器
的RxA数据
[0:11]
特点
混合信号前端处理器与双转换器
接收和双转换器发送信号通道
接收信号路径包括：
两个10位/ 12位， 64 MSPS采样A / D转换器
与内部或外部独立引用，
输入缓冲器，可编程增益放大器，
低通抽取滤波器和一个数字希尔伯特滤波器
发送信号路径包括：
两个12位/ 14位， 128 MSPS D / A转换
可编程的满量程输出电流，通道
独立的精细增益与失调控制，数字
希尔伯特和插值滤波器和数字可调
实数或复数上变频器
延迟锁定环时钟乘法器与集成
时序发生电路允许单晶
或时钟操作
可编程输出时钟，串行可编程
接口方面，可编程Σ-Δ ，三个辅助
DAC输出和两个辅助ADC，带有双
多路输入
应用
宽带无线系统
固定无线，无线局域网， MMDS ， LMDS
宽带有线系统
电缆调制解调器， VDSL ，电源插头
数字通信
机顶盒，数据调制解调器
概述
-
逻辑低
AD9860/AD9862
SPI寄存器
SPI
接口
AUX_DAC_A
AUX_DAC_B
AUX_DAC_C
AUX DAC
AUX DAC
AUX DAC
RX路径
定时
Tx通道
定时
AUX ADC
时钟
分配
块
DLL
1 ,2 ,4
OSC1
OSC2
AUX_ADC_A1
AUX_ADC_A2
AUX_ADC_B1
AUX ADC
AUX_ADC_B2
CLKOUT1
旁路
数字
QUADRATURE
混频器
CLKOUT2
旁路
数字
QUADRATURE
混频器
IOUT + A
IOUT -A
IOUT + B
IOUT -B
PGA
DAC
FS/4
FS/8
PGA
DAC
希尔伯特
滤波器
Tx数据
[0:13]
旁路
LOW- PASS
插
滤波器
军士
范围两个通道。输出数据总线可以是多
路开关连接，以适应各种接口类型。
在AD9860 / AD9862发送路径（TX）由两个信
包含高性能的Nels ， 12位/ 14位， 128 MSPS
数字 - 模拟转换器（DAC） ，可编程增益放大器
（ TxPGA ） ，内插滤波器，一个希尔伯特滤波器和数字混频器
对于复杂的或真实信号的频率调制。 TX锁存器中
和多路分解器电路可以处理真实或I / Q数据。插补
可用来缓解需求的2和4 LATION率
外部重构滤波器。对于单信道系统中，
数字希尔伯特滤波器可与外部正交使用
调制器来创建一个镜像抑制结构。两
12位/ 14位高性能的DAC产生输出信号
可缩放超过20dB的范围由TxPGA 。
可编程延迟锁定环（ DLL）时钟乘法器和
集成定时电路使得能够使用的单个外部
参考时钟或外部晶振时钟产生所有
内部块并且还提供了两个外部时钟输出。
其他功能还包括一个可编程Σ-Δ输出，
四个辅助ADC输入和三个辅助DAC输出。
设备的可编程通过串行端口接口便利
（ SPI ）与寄存器组。在AD9860 / AD9862是
提供节省空间的128引脚LQFP封装。
在AD9860和AD9862 （ AD9860 / AD9862 ）是通用
集成的混合信号前端（的MxFE ）进行优化
宽带通信市场。在AD9860 / AD9862
有成本效益的，用于无线或有线的混合信号解
或基于专有标准的宽带调制解调器系统中
动态性能，功耗，成本和尺寸都
关键属性。在AD9860具有10位ADC和12位DAC ;
在AD9862具有12位ADC和14位DAC 。
的AD9860 / AD9862接收路径（ Rx）的由两个通道组成
每个包括一个高性能， 10位/ 12位，64 MSPS的模拟电源
到数字转换器（ADC）的输入缓冲器，可编程增益
放大器（ RxPGA ），数字希尔伯特滤波器和抽取滤波器。该
接收可用于接收实时性，多样性，或I /基带Q数据或
低中频。输入缓冲器提供一个恒定的输入阻抗
两个通道以缓解与外部的COM阻抗匹配
ponents （例如， SAW滤波器） 。该RxPGA提供20 dB的增益
*受保护
由美国专利号5969657 ;其他专利正在申请中。
的MxFE是ADI公司的商标。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
AD9860/AD9862–SPECIFICATIONS
TX参数
12位/ 14位DAC特性
决议
最大更新率
满量程输出电流
增益误差（使用内部参考）
偏移误差
参考电压（ REFIO级）
负微分非线性（ -DNL ）
正微分非线性（ DNL + ）
积分非线性（ INL ）
输出电容
相位噪声@ 1 kHz偏置， 6 MHz的音
晶体和振荡器乘法器已启用4处
输出电压范围符合
TRANSMIT TxPGA特性
增益范围
步长精度
步长
TX数字滤波器特性
希尔伯特滤波器通带（ <0.1分贝波纹）
2/4插补器停止乐队
2
动态性能（A
OUT
能力= 20 mA FS ， F = 1兆赫）
微分相位
微分增益
AD9860信号 - 噪声比（ SNR）的
AD9860的信号与噪声和失真比
AD9860的总谐波失真（ THD ）
AD9860宽带SFDR （至奈奎斯特频率）
1 MHz的模拟输出，我
OUT
= 2毫安
1 MHz的模拟输出，我
OUT
= 20毫安
6 MHz模拟出来，我
OUT
= 20毫安
AD9860窄带SFDR （ 1兆赫窗口）
1 MHz的模拟输出，我
OUT
= 2毫安
1 MHz的模拟输出，我
OUT
= 20毫安
AD9862信号 - 噪声比（ SNR）的
AD9862的信号与噪声和失真比
AD9862的总谐波失真（ THD ）
AD9862宽带SFDR （至奈奎斯特频率）
1 MHz的模拟输出，我
OUT
= 2毫安
1 MHz的模拟输出，我
OUT
= 20毫安
6 MHz模拟出来，我
OUT
= 20毫安
AD9862窄带SFDR （ 1兆赫窗口）
1 MHz的模拟输出，我
OUT
= 2毫安
1 MHz的模拟输出，我
OUT
= 20毫安
接收参数
接收缓冲区
输入电阻（差分）
输入电容（每输入）
最大输入带宽（-3 dB）的
模拟输入范围（最佳噪声性能）
模拟输入范围（ THD最佳性能）
接收PGA特性
增益误差
增益范围
步长精度
步长
输入带宽（ -3 dB的接收缓冲区绕过）
10位/ 12位ADC特性
决议
最大转化率
满
满
满
满
满
25C
25C
25C
25C
25C
NA
满
温度
NA
满
25C
25C
25C
25C
25C
25C
25C
25C
满
25C
25C
25C
满
满
25C
25C
满
满
满
25C
25C
25C
25C
25C
满
满
满
25C
25C
25C
25C
25C
(V
A
= 3.3 V 5%, V
D
= 3.3 V 10 ％，F
DAC
= 128兆赫，女
ADC
= 64 MHz的
普通定时模式，2个DLL设置，R
SET
= 4 K， 50 DAC负载，
RxPGA = + 6 dB的增益， TxPGA = 20分贝增益）。
TEST
水平
NA
I
I
I
I
III
III
III
III
III
II
III
III
III
II
II
III
III
I
I
I
III
I
III
III
I
I
I
I
III
I
III
III
I
12.5
128
2
–5.5
–1
1.15
民
AD9860/AD9862
典型值
12/14
20
+5.5
+1
1.28
最大
单位
位
MSPS
mA
％ FS
％ FS
V
最低位
最低位
最低位
pF
dBc的/赫兹
V
dB
dB
dB
38
±
38
<0.1
<1
70.7
66.1
–74.5
70.6
75
75
70.2
90
72.0
69.8
–75.5
70.6
76.0
76.0
70.2
90
% f
DATA1
% f
数据
度
最低位
dB
dB
dB
dBc的
dBc的
dBc的
dBc的
dBc的
dB
dB
dB
dBc的
dBc的
dBc的
dBc的
dBc的
+0.5
0.0
1.22
–0.5/–0.5
1/2
±
1/± 3
5
–115
–0.5
20
±
0.1
0.08
+1.5
68.2
62.5
–64.0
64.4
83
68.9
64.75
–65.0
64.9
83
III
III
III
II
II
I
I
I
I
III
NA
I
200
5
140
2
1
±
0.3
20
±
0.2
1
250
10/12
64
W
pF
兆赫
V P-P的Diff
V P-P的Diff
dB
dB
dB
dB
兆赫
位
19
21
兆赫
第0版
–2–
AD9860/AD9862
接收参数（续）
DC精度
微分非线性
积分非线性
偏移误差
增益误差
孔径延迟
孔径不确定性（抖动）
输入参考噪声
参考电压误差
REFT ， REFB故障（ 1V）
温度
25C
25C
25C
25C
25C
25C
25C
25C
TEST
水平
III
III
III
III
III
III
III
I
I
I
I
I
I
I
I
I
III
III
59.0
56.0
70.3
62.6
62.5
77.09
民
AD9860/AD9862
典型值
最大
±
0.3/± 0.4
±
1.2/± 5
±
0.1
±
0.2
2.0
1.2
250
±
1
60.66
58.0
–76.5
81.0
64.2
64.14
–79.22
85.13
>90
>80
±
4
单位
最低位
最低位
％ FSR
％ FSR
ns
ps的均方根
V
mV
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dB
dB
AD9860的动态性能（A
IN
= -0.5 dBFS的， F = 5兆赫）
信噪比
25∞C
信号与噪声和失真比
25∞C
总谐波失真
25∞C
无杂散动态范围
25∞C
AD9862的动态性能（A
IN
= -0.5 dBFS的， F = 5兆赫）
信噪比
25∞C
信号与噪声和失真比
25∞C
总谐波失真
25∞C
无杂散动态范围
25∞C
通道到通道隔离
TX到接收（A
OUT
= 0 dBFS的，女
OUT
= 7兆赫）
接收信道串扰（F
1
= 6兆赫，女
2
= 9兆赫）
参数
CMOS逻辑输入
逻辑“1”的电压，V
IH
逻辑“0”的电压，V
IL
逻辑“1”的当前
逻辑“0”的当前
输入电容
CMOS逻辑输出（1 mA负载）
逻辑“1”的电压，V
OH
逻辑“0”的电压，V
OL
电源
模拟电源电流
TX （两个通道为20 mA满量程输出信号）
TX断电
RX （两个通道，输入缓冲器启用）
RX （两个通道，输入缓冲器被禁止）
RX（ 32 MSPS ，低功耗模式下，缓冲区禁用）
RX（ 16 MSPS ，低功耗模式下，缓冲区禁用）
Rx通道断电
DLL
数字电源电流
AD9860 Rx和Tx通道（启用所有通道）
2插，女
DAC
= f
ADC
= 64 MSPS
AD9862 Rx和Tx通道（启用所有通道）
2插，女
DAC
= f
ADC
= 64 MSPS
Tx通道（F
DAC
= 128 MSPS ）
处理模块禁用
4插值
4插值，粗调
4插值，精细调制
4插值，粗精调制
25C
25C
25C
25C
25C
25C
25C
25C
25C
–70.5
–73.2
II
II
II
II
III
II
II
DRVDD - 0.7
0.4
12
12
3
DRVDD - 0.6
0.4
V
V
A
A
pF
V
V
25C
25C
25C
25C
25C
25C
25C
25C
I
I
I
III
III
III
I
III
70
2.5
275
245
155
80
5.0
12
76
5.0
307
6.0
mA
mA
mA
mA
mA
mA
mA
mA
25C
25C
25C
25C
25C
25C
25C
I
I
III
III
III
III
III
92
104
45
90
110
110
130
112
124
mA
mA
mA
mA
mA
mA
mA
第0版
–3–
AD9860/AD9862
参数（续）
电源（续）
接收路径（F
ADC
= 64 MSPS ）
处理模块禁用
抽取滤波器启用
希尔伯特滤波器启用
希尔伯特和抽取滤波器启用
温度
TEST
水平
民
AD9860/AD9862
典型值
最大
单位
25C
25C
25C
25C
III
III
III
III
9
15
16
18.5
mA
mA
mA
mA
笔记
1
% f
数据
是指在数字块的输入数据速率。
2
内插滤波器的阻带是由50 dB或更高的图像抑制限定。
特定网络阳离子如有更改，恕不另行通知。
时序特性
（ 20 pF负载）
最小复位脉冲宽度低（T
RL
)
数字输出上升/下降时间
DLL输出时钟
DLL输出占空比
TX- /接收接口（参见图11和图12）
TxSYNC / TxIQ设置时间（t
Tx1
, t
Tx3
)
TxSYNC / TxIQ保持时间（T
Tx2
, t
Tx4
)
RxSYNC / RxIQ / IF为有效时间（t
Rx1
, t
Rx3
)
RxSYNC / RxIQ / IF保持时间（T
Rx2
, t
Rx4
)
串行控制总线（参见图1和图2）
最大SCLK频率（f
SCLK
)
最小时钟脉冲宽度高（T
HI
)
最小时钟脉冲宽度低（T
低
)
最大时钟的上升/下降时间
最小数据/ SEN建立时间（T
S
)
最低SEN /数据保持时间（t
H
)
最小数据/ SCLK建立时间（T
DS
)
最小的数据保持时间（t
DH
)
输出数据有效/ SCLK时间（t
DV
)
辅助的ADC
转化率
输入范围
决议
辅助的DAC
建立时间
输出范围
决议
ADC时序
延迟（全数字处理模块禁用）
DAC时序
延迟（全数字处理模块禁用）
潜伏期（ 2插值启用）
潜伏期（ 4插值启用）
附加延迟（希尔伯特滤波器启用）
附加延迟（粗调已启用）
附加延迟（精细调制启用）
输出稳定时间（ TST ） （ 0.1 ％ ）
特定网络阳离子如有更改，恕不另行通知。
温度
NA
25C
25C
25C
25C
25C
25C
25C
满
满
满
满
满
满
满
满
满
25C
25C
25C
25C
25C
25C
25C
25C
25C
25C
25C
25C
25C
25C
TEST
水平
NA
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
民
5
2.8
32
AD9860/AD9862
典型值
最大
4
128
50
单位
时钟周期
ns
兆赫
%
ns
ns
ns
ns
兆赫
ns
ns
ms
ns
ns
ns
ns
ns
兆赫
V
位
ms
V
位
周期
周期
周期
周期
周期
周期
周期
ns
3
3
5.2
0.2
16
30
30
1
25
0
25
0
30
1.25
3
10
8
3
8
7
3
30
72
36
5
8
35
–4–
第0版
AD9860/AD9862
绝对最大额定值
1
说明测试级别
电源（V
AS
, V
DS
) . . . . . . . . . . . . . . . . . . . . . . . . . 3.9 V
数字输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 5毫安
数字输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至DRVDD + 0.3 V
模拟输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至AVDD （ IQ） + 0.3 V
工作温度
2
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40℃ + 70℃
最高结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150℃
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65℃至+ 150℃
引线温度（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
笔记
1
绝对最大额定值的限制值，可以单独应用，
超出该电路的适用性可能受到损害。功能的可操作性
在任何这些条件不一定暗示。暴露在绝对
最大额定条件下，时间会影响器件的长期
可靠性。
2
在AD9860 / AD9862已被鉴定工作在工业
温度范围（ -40°C至+ 85°C ）时，在半双工模式下运行。
I.
设备100 ％的产品在25 ℃的测试，保证
通过设计和特性测试扩展
工业级温度范围（ -40℃至+ 70℃ ） 。
参数由设计和/或特性保证
测试。
II.
III 。参数仅仅是一个典型值。
NA 。测试级别的定义是不适用的。
热特性
热阻
128引脚LQFP
JA
= 29 ° C / W
订购指南
模型
AD9860BST
AD9862BST
AD9860PCB
AD9862PCB
温度范围
-40∞C至+ 70∞C *
-40∞C至+ 70∞C *
包装说明
128引脚薄型塑料四方扁平封装（ LQFP ）
128引脚薄型塑料四方扁平封装（ LQFP ）
评估板AD9860
评估板AD9862
封装选项
ST-128B
ST-128B
*本
AD9860 / AD9862已被鉴定工作在工业温度范围（ -40°C至+ 85°C ）时，在半双工模式下运行。
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
AD9860 / AD9862具有专用ESD保护电路，永久性的损害可能发生
设备受到高能静电放电。因此，适当的ESD防范措施
建议避免性能下降或功能丧失。
第0版
–5–
a
混合信号前端（的MxFE
）处理器
宽带通信
AD9860/AD9862
*
功能框图
VIN + A
VIN -A
1x
PGA
ADC
旁路LOW- PASS
抽取滤波器
VIN + B
VIN -B
SIGDELT
1x
PGA
ADC
RxB是正常数据
[0:11]
希尔伯特
滤波器
的RxA数据
[0:11]
特点
混合信号前端处理器与双转换器
接收和双转换器发送信号通道
接收信号路径包括：
两个10位/ 12位， 64 MSPS采样A / D转换器
与内部或外部独立引用，
输入缓冲器，可编程增益放大器，
低通抽取滤波器和一个数字希尔伯特滤波器
发送信号路径包括：
两个12位/ 14位， 128 MSPS D / A转换
可编程的满量程输出电流，通道
独立的精细增益与失调控制，数字
希尔伯特和插值滤波器和数字可调
实数或复数上变频器
延迟锁定环时钟乘法器与集成
时序发生电路允许单晶
或时钟操作
可编程输出时钟，串行可编程
接口方面，可编程Σ-Δ ，三个辅助
DAC输出和两个辅助ADC，带有双
多路输入
应用
宽带无线系统
固定无线，无线局域网， MMDS ， LMDS
宽带有线系统
电缆调制解调器， VDSL ，电源插头
数字通信
机顶盒，数据调制解调器
概述
-
逻辑低
AD9860/AD9862
SPI寄存器
SPI
接口
AUX_DAC_A
AUX_DAC_B
AUX_DAC_C
AUX DAC
AUX DAC
AUX DAC
RX路径
定时
Tx通道
定时
AUX ADC
时钟
分配
块
DLL
1 ,2 ,4
OSC1
OSC2
AUX_ADC_A1
AUX_ADC_A2
AUX_ADC_B1
AUX ADC
AUX_ADC_B2
CLKOUT1
旁路
数字
QUADRATURE
混频器
CLKOUT2
旁路
数字
QUADRATURE
混频器
IOUT + A
IOUT -A
IOUT + B
IOUT -B
PGA
DAC
FS/4
FS/8
PGA
DAC
希尔伯特
滤波器
Tx数据
[0:13]
旁路
LOW- PASS
插
滤波器
军士
范围两个通道。输出数据总线可以是多
路开关连接，以适应各种接口类型。
在AD9860 / AD9862发送路径（TX）由两个信
包含高性能的Nels ， 12位/ 14位， 128 MSPS
数字 - 模拟转换器（DAC） ，可编程增益放大器
（ TxPGA ） ，内插滤波器，一个希尔伯特滤波器和数字混频器
对于复杂的或真实信号的频率调制。 TX锁存器中
和多路分解器电路可以处理真实或I / Q数据。插补
可用来缓解需求的2和4 LATION率
外部重构滤波器。对于单信道系统中，
数字希尔伯特滤波器可与外部正交使用
调制器来创建一个镜像抑制结构。两
12位/ 14位高性能的DAC产生输出信号
可缩放超过20dB的范围由TxPGA 。
可编程延迟锁定环（ DLL）时钟乘法器和
集成定时电路使得能够使用的单个外部
参考时钟或外部晶振时钟产生所有
内部块并且还提供了两个外部时钟输出。
其他功能还包括一个可编程Σ-Δ输出，
四个辅助ADC输入和三个辅助DAC输出。
设备的可编程通过串行端口接口便利
（ SPI ）与寄存器组。在AD9860 / AD9862是
提供节省空间的128引脚LQFP封装。
在AD9860和AD9862 （ AD9860 / AD9862 ）是通用
集成的混合信号前端（的MxFE ）进行优化
宽带通信市场。在AD9860 / AD9862
有成本效益的，用于无线或有线的混合信号解
或基于专有标准的宽带调制解调器系统中
动态性能，功耗，成本和尺寸都
关键属性。在AD9860具有10位ADC和12位DAC ;
在AD9862具有12位ADC和14位DAC 。
的AD9860 / AD9862接收路径（ Rx）的由两个通道组成
每个包括一个高性能， 10位/ 12位，64 MSPS的模拟电源
到数字转换器（ADC）的输入缓冲器，可编程增益
放大器（ RxPGA ），数字希尔伯特滤波器和抽取滤波器。该
接收可用于接收实时性，多样性，或I /基带Q数据或
低中频。输入缓冲器提供一个恒定的输入阻抗
两个通道以缓解与外部的COM阻抗匹配
ponents （例如， SAW滤波器） 。该RxPGA提供20 dB的增益
*受保护
由美国专利号5969657 ;其他专利正在申请中。
的MxFE是ADI公司的商标。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
AD9860/AD9862–SPECIFICATIONS
TX参数
12位/ 14位DAC特性
决议
最大更新率
满量程输出电流
增益误差（使用内部参考）
偏移误差
参考电压（ REFIO级）
负微分非线性（ -DNL ）
正微分非线性（ DNL + ）
积分非线性（ INL ）
输出电容
相位噪声@ 1 kHz偏置， 6 MHz的音
晶体和振荡器乘法器已启用4处
输出电压范围符合
TRANSMIT TxPGA特性
增益范围
步长精度
步长
TX数字滤波器特性
希尔伯特滤波器通带（ <0.1分贝波纹）
2/4插补器停止乐队
2
动态性能（A
OUT
能力= 20 mA FS ， F = 1兆赫）
微分相位
微分增益
AD9860信号 - 噪声比（ SNR）的
AD9860的信号与噪声和失真比
AD9860的总谐波失真（ THD ）
AD9860宽带SFDR （至奈奎斯特频率）
1 MHz的模拟输出，我
OUT
= 2毫安
1 MHz的模拟输出，我
OUT
= 20毫安
6 MHz模拟出来，我
OUT
= 20毫安
AD9860窄带SFDR （ 1兆赫窗口）
1 MHz的模拟输出，我
OUT
= 2毫安
1 MHz的模拟输出，我
OUT
= 20毫安
AD9862信号 - 噪声比（ SNR）的
AD9862的信号与噪声和失真比
AD9862的总谐波失真（ THD ）
AD9862宽带SFDR （至奈奎斯特频率）
1 MHz的模拟输出，我
OUT
= 2毫安
1 MHz的模拟输出，我
OUT
= 20毫安
6 MHz模拟出来，我
OUT
= 20毫安
AD9862窄带SFDR （ 1兆赫窗口）
1 MHz的模拟输出，我
OUT
= 2毫安
1 MHz的模拟输出，我
OUT
= 20毫安
接收参数
接收缓冲区
输入电阻（差分）
输入电容（每输入）
最大输入带宽（-3 dB）的
模拟输入范围（最佳噪声性能）
模拟输入范围（ THD最佳性能）
接收PGA特性
增益误差
增益范围
步长精度
步长
输入带宽（ -3 dB的接收缓冲区绕过）
10位/ 12位ADC特性
决议
最大转化率
满
满
满
满
满
25C
25C
25C
25C
25C
NA
满
温度
NA
满
25C
25C
25C
25C
25C
25C
25C
25C
满
25C
25C
25C
满
满
25C
25C
满
满
满
25C
25C
25C
25C
25C
满
满
满
25C
25C
25C
25C
25C
(V
A
= 3.3 V 5%, V
D
= 3.3 V 10 ％，F
DAC
= 128兆赫，女
ADC
= 64 MHz的
普通定时模式，2个DLL设置，R
SET
= 4 K， 50 DAC负载，
RxPGA = + 6 dB的增益， TxPGA = 20分贝增益）。
TEST
水平
NA
I
I
I
I
III
III
III
III
III
II
III
III
III
II
II
III
III
I
I
I
III
I
III
III
I
I
I
I
III
I
III
III
I
12.5
128
2
–5.5
–1
1.15
民
AD9860/AD9862
典型值
12/14
20
+5.5
+1
1.28
最大
单位
位
MSPS
mA
％ FS
％ FS
V
最低位
最低位
最低位
pF
dBc的/赫兹
V
dB
dB
dB
38
±
38
<0.1
<1
70.7
66.1
–74.5
70.6
75
75
70.2
90
72.0
69.8
–75.5
70.6
76.0
76.0
70.2
90
% f
DATA1
% f
数据
度
最低位
dB
dB
dB
dBc的
dBc的
dBc的
dBc的
dBc的
dB
dB
dB
dBc的
dBc的
dBc的
dBc的
dBc的
+0.5
0.0
1.22
–0.5/–0.5
1/2
±
1/± 3
5
–115
–0.5
20
±
0.1
0.08
+1.5
68.2
62.5
–64.0
64.4
83
68.9
64.75
–65.0
64.9
83
III
III
III
II
II
I
I
I
I
III
NA
I
200
5
140
2
1
±
0.3
20
±
0.2
1
250
10/12
64
W
pF
兆赫
V P-P的Diff
V P-P的Diff
dB
dB
dB
dB
兆赫
位
19
21
兆赫
第0版
–2–
AD9860/AD9862
接收参数（续）
DC精度
微分非线性
积分非线性
偏移误差
增益误差
孔径延迟
孔径不确定性（抖动）
输入参考噪声
参考电压误差
REFT ， REFB故障（ 1V）
温度
25C
25C
25C
25C
25C
25C
25C
25C
TEST
水平
III
III
III
III
III
III
III
I
I
I
I
I
I
I
I
I
III
III
59.0
56.0
70.3
62.6
62.5
77.09
民
AD9860/AD9862
典型值
最大
±
0.3/± 0.4
±
1.2/± 5
±
0.1
±
0.2
2.0
1.2
250
±
1
60.66
58.0
–76.5
81.0
64.2
64.14
–79.22
85.13
>90
>80
±
4
单位
最低位
最低位
％ FSR
％ FSR
ns
ps的均方根
V
mV
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dBc的
dB
dB
AD9860的动态性能（A
IN
= -0.5 dBFS的， F = 5兆赫）
信噪比
25∞C
信号与噪声和失真比
25∞C
总谐波失真
25∞C
无杂散动态范围
25∞C
AD9862的动态性能（A
IN
= -0.5 dBFS的， F = 5兆赫）
信噪比
25∞C
信号与噪声和失真比
25∞C
总谐波失真
25∞C
无杂散动态范围
25∞C
通道到通道隔离
TX到接收（A
OUT
= 0 dBFS的，女
OUT
= 7兆赫）
接收信道串扰（F
1
= 6兆赫，女
2
= 9兆赫）
参数
CMOS逻辑输入
逻辑“1”的电压，V
IH
逻辑“0”的电压，V
IL
逻辑“1”的当前
逻辑“0”的当前
输入电容
CMOS逻辑输出（1 mA负载）
逻辑“1”的电压，V
OH
逻辑“0”的电压，V
OL
电源
模拟电源电流
TX （两个通道为20 mA满量程输出信号）
TX断电
RX （两个通道，输入缓冲器启用）
RX （两个通道，输入缓冲器被禁止）
RX（ 32 MSPS ，低功耗模式下，缓冲区禁用）
RX（ 16 MSPS ，低功耗模式下，缓冲区禁用）
Rx通道断电
DLL
数字电源电流
AD9860 Rx和Tx通道（启用所有通道）
2插，女
DAC
= f
ADC
= 64 MSPS
AD9862 Rx和Tx通道（启用所有通道）
2插，女
DAC
= f
ADC
= 64 MSPS
Tx通道（F
DAC
= 128 MSPS ）
处理模块禁用
4插值
4插值，粗调
4插值，精细调制
4插值，粗精调制
25C
25C
25C
25C
25C
25C
25C
25C
25C
–70.5
–73.2
II
II
II
II
III
II
II
DRVDD - 0.7
0.4
12
12
3
DRVDD - 0.6
0.4
V
V
A
A
pF
V
V
25C
25C
25C
25C
25C
25C
25C
25C
I
I
I
III
III
III
I
III
70
2.5
275
245
155
80
5.0
12
76
5.0
307
6.0
mA
mA
mA
mA
mA
mA
mA
mA
25C
25C
25C
25C
25C
25C
25C
I
I
III
III
III
III
III
92
104
45
90
110
110
130
112
124
mA
mA
mA
mA
mA
mA
mA
第0版
–3–
AD9860/AD9862
参数（续）
电源（续）
接收路径（F
ADC
= 64 MSPS ）
处理模块禁用
抽取滤波器启用
希尔伯特滤波器启用
希尔伯特和抽取滤波器启用
温度
TEST
水平
民
AD9860/AD9862
典型值
最大
单位
25C
25C
25C
25C
III
III
III
III
9
15
16
18.5
mA
mA
mA
mA
笔记
1
% f
数据
是指在数字块的输入数据速率。
2
内插滤波器的阻带是由50 dB或更高的图像抑制限定。
特定网络阳离子如有更改，恕不另行通知。
时序特性
（ 20 pF负载）
最小复位脉冲宽度低（T
RL
)
数字输出上升/下降时间
DLL输出时钟
DLL输出占空比
TX- /接收接口（参见图11和图12）
TxSYNC / TxIQ设置时间（t
Tx1
, t
Tx3
)
TxSYNC / TxIQ保持时间（T
Tx2
, t
Tx4
)
RxSYNC / RxIQ / IF为有效时间（t
Rx1
, t
Rx3
)
RxSYNC / RxIQ / IF保持时间（T
Rx2
, t
Rx4
)
串行控制总线（参见图1和图2）
最大SCLK频率（f
SCLK
)
最小时钟脉冲宽度高（T
HI
)
最小时钟脉冲宽度低（T
低
)
最大时钟的上升/下降时间
最小数据/ SEN建立时间（T
S
)
最低SEN /数据保持时间（t
H
)
最小数据/ SCLK建立时间（T
DS
)
最小的数据保持时间（t
DH
)
输出数据有效/ SCLK时间（t
DV
)
辅助的ADC
转化率
输入范围
决议
辅助的DAC
建立时间
输出范围
决议
ADC时序
延迟（全数字处理模块禁用）
DAC时序
延迟（全数字处理模块禁用）
潜伏期（ 2插值启用）
潜伏期（ 4插值启用）
附加延迟（希尔伯特滤波器启用）
附加延迟（粗调已启用）
附加延迟（精细调制启用）
输出稳定时间（ TST ） （ 0.1 ％ ）
特定网络阳离子如有更改，恕不另行通知。
温度
NA
25C
25C
25C
25C
25C
25C
25C
满
满
满
满
满
满
满
满
满
25C
25C
25C
25C
25C
25C
25C
25C
25C
25C
25C
25C
25C
25C
TEST
水平
NA
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
III
民
5
2.8
32
AD9860/AD9862
典型值
最大
4
128
50
单位
时钟周期
ns
兆赫
%
ns
ns
ns
ns
兆赫
ns
ns
ms
ns
ns
ns
ns
ns
兆赫
V
位
ms
V
位
周期
周期
周期
周期
周期
周期
周期
ns
3
3
5.2
0.2
16
30
30
1
25
0
25
0
30
1.25
3
10
8
3
8
7
3
30
72
36
5
8
35
–4–
第0版
AD9860/AD9862
绝对最大额定值
1
说明测试级别
电源（V
AS
, V
DS
) . . . . . . . . . . . . . . . . . . . . . . . . . 3.9 V
数字输出电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 5毫安
数字输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至DRVDD + 0.3 V
模拟输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至AVDD （ IQ） + 0.3 V
工作温度
2
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40℃ + 70℃
最高结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150℃
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65℃至+ 150℃
引线温度（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
笔记
1
绝对最大额定值的限制值，可以单独应用，
超出该电路的适用性可能受到损害。功能的可操作性
在任何这些条件不一定暗示。暴露在绝对
最大额定条件下，时间会影响器件的长期
可靠性。
2
在AD9860 / AD9862已被鉴定工作在工业
温度范围（ -40°C至+ 85°C ）时，在半双工模式下运行。
I.
设备100 ％的产品在25 ℃的测试，保证
通过设计和特性测试扩展
工业级温度范围（ -40℃至+ 70℃ ） 。
参数由设计和/或特性保证
测试。
II.
III 。参数仅仅是一个典型值。
NA 。测试级别的定义是不适用的。
热特性
热阻
128引脚LQFP
JA
= 29 ° C / W
订购指南
模型
AD9860BST
AD9862BST
AD9860PCB
AD9862PCB
温度范围
-40∞C至+ 70∞C *
-40∞C至+ 70∞C *
包装说明
128引脚薄型塑料四方扁平封装（ LQFP ）
128引脚薄型塑料四方扁平封装（ LQFP ）
评估板AD9860
评估板AD9862
封装选项
ST-128B
ST-128B
*本
AD9860 / AD9862已被鉴定工作在工业温度范围（ -40°C至+ 85°C ）时，在半双工模式下运行。
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
AD9860 / AD9862具有专用ESD保护电路，永久性的损害可能发生
设备受到高能静电放电。因此，适当的ESD防范措施
建议避免性能下降或功能丧失。
第0版
–5–
QQ：2880707522 复制
