【1.2 GHz的时钟分配IC ， 1.6 GHz的输入，分频器，五个输出增强型产品特点两个1.6 G】,IC型号AD9512UCPZ-EP,AD9512UCPZ-EP PDF资料,AD9512UCPZ-EP经销商,ic,电子元器件-51电子网

1.2 GHz的时钟分配IC ， 1.6 GHz的输入，

分频器，五个输出

增强型产品

特点

两个1.6 GHz的差分时钟输入

5个可编程分频器， 1到32 ，所有整数

3个独立的1.2 GHz的LVPECL输出

添加剂输出抖动225 fs的有效值

2个独立的800兆赫/ 250MHz的LVDS / CMOS时钟输出

添加剂输出抖动： 275 fs的有效值

串行控制端口

采用节省空间的48引脚LFCSP封装

GND

RSET

AD9512-EP

功能框图

SYNCB ，

RESETB

PDB

检测

SYNC

VREF

功能

AD9512-EP

SYNC

状态

SYNC

状态

DSYNC

DSYNCB

可编程

分频器和

相位调整

/1, /2, /3... /31, /32

LVPECL

OUT0

OUT0B

LVPECL

OUT1

OUT1B

LVPECL

OUT2

OUT2B

LVDS / CMOS

OUT3

OUT3B

LVDS / CMOS

OUT4

10463-001

/1, /2, /3... /31, /32

CLK1

CLK1B

/1, /2, /3... /31, /32

CLK2

CLK2B

/1, /2, /3... /31, /32

SCLK

SDIO

SDO

CSB

串行

控制

PORT

增强型产品特点

支持国防和航空航天应用（ AQEC

标配）

军用温度范围（ -55 ° C至+ 85°C ）

控制生产基础

1封装/测试网站

1制造现场

增强型产品变更通知

可根据要求提供认证数据

/1, /2, /3... /31, /32

OUT4B

图1 。

应用

低抖动，低相位噪声时钟分配

时钟高速ADC ， DAC的， DDS中， DDC的，公爵， MxFEs

国防和航空航天应用

概述

该

AD9512-EP

提供多路输出时钟分配

在强调低抖动和低相位噪声设计

最大化数据转换器的性能。其他应用程序

与苛刻的相位噪声和抖动要求也

受益于本部分。

有五个独立的时钟输出。三输出

LVPECL （ 1.2千兆赫），以及两个可配置为LVDS

（ 800 MHz）或CMOS（ 250 MHz）的水平。

每个输出都具有可编程分频器，可以旁路

或设置由任何整数最多划分为32个时钟的相

相对输出到另一个时钟输出可以借助于改变

的一个分频器相位选择功能在作为粗定时

调整。

该

AD9512-EP

非常适合数据转换器时钟

应用中最大的变频器性能

通过编码信号与亚皮秒抖动来实现。

该

AD9512-EP

在一个48引脚LFCSP封装，可以是

从3.3 V单电源供电。的温度范围是

-55 ° C至+ 85°C 。

更多的应用和技术信息可以发现

在

AD9512

数据表。

需要注意的是存在于的第4频道的延迟块元素

AD9512

标准产品中不支持此

AD9512-EP

版本。

第0版

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

AD9512-EP

特点................................................. ............................................. 1

增强型产品特点............................................... ............. 1

应用................................................. ...................................... 1

功能框图............................................... ............... 1

概述................................................ ......................... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

时钟输入................................................ .................................. 3

时钟输出................................................ ............................... 3

时序特性................................................ ................ 4

时钟输出相位噪声.............................................. ............ 5

时钟输出添加剂时抖动............................................. 8

串行控制端口............................................... ...................... 10

增强型产品

功能引脚................................................ ......................... 10

SYNC状态引脚............................................... ..................... 11

电源................................................. ........................................... 11

绝对最大额定值............................................... .......... 12

热特性................................................ ............ 12

引脚配置和功能描述........................... 13

典型性能特征........................................... 15

外形尺寸................................................ ....................... 18

订购指南................................................ .......................... 18

修订历史

3月12日 - 修订版0 ：初始版

第0版|第20页2

增强型产品

特定网络阳离子

AD9512-EP

典型（典型值），给出了V

= 3.3 V± 5 ％ ;牛逼

= 25 ° C，R

SET

= 4.12千欧，除非另有说明。最小（ MIN）和最高（最大）

值都给出了整个V

和T

（ -55 ° C至+ 85°C ）的变化。

时钟输入

表1中。

参数

时钟输入（ CLK1 ， CLK2 ）

输入频率

输入灵敏度

输入电平

输入共模电压，V

输入共模范围，V

CMR

输入灵敏度，单端

输入阻抗

输入电容

民

典型值

最大

1.6

单位

GHz的

mV的P-P

V P-P

mV的P-P

kΩ

测试条件/评论

150

1.45

1.5

1.3

4.0

1.6

150

4.8

1.7

1.8

5.6

抖动性能可与更高的转换可以提高

率（大于摆动）。

较大的摆动开启的保护二极管和罐

降低抖动性能。

自偏置;使交流耦合;在整个温度范围内

在-40 ° C至+ 85°C 。

200 mV的P-P信号应用;直流耦合。

CLK2交流耦合; CLK2B交流旁路到RF地。

自偏置。

CLK1和CLK2是电相同的;每个可被用作差分或单端输入。

一个50Ω终端，这是-12.5 dBm的。

一个50Ω终端，这是+10 dBm的。

时钟输出

表2中。

参数

LVPECL时钟输出

OUT0 ， OUT1，OUT2 ;微分

输出频率

输出高电压（V

)

输出低电压（V

)

输出的差分电压（V

)

LVDS时钟输出

OUT3 ， OUT4 ;微分

输出频率

差分输出电压（V

)

台达V

输出失调电压（V

)

台达V

短路电流（I

, I

)

CMOS时钟输出

OUT3 ， OUT4

输出频率

输出电压高（V

)

输出电压低（V

)

民

典型值

最大

单位

测试条件/评论

终止= 50 Ω到V

2 V

输出电平的0x3D （ 0x3E的）（ 0x3F之间） [3：2 ] = 10b的

见图10

1.22

2.10

660

0.98

1.80

810

1200

0.93

1.67

965

兆赫

250

1.05

1.125

360

1.23

800

450

1.375

兆赫

终止= 100 Ω差分;默认

输出电平的0x40 （ 0×41 ）[2 ：1]条件= 01b

3.5毫安终止电流

见图11

在整个温度范围内

在-40 ° C至+ 85°C

输出短路到GND

单端测量;

B输出：倒，终止开

5 pF负载每个输出;参见图12

@ 1 mA负载

250

0.1

兆赫

第0版|第20页3

AD9512-EP

时序特性

表3中。

参数

LVPECL

输出上升时间，t

输出下降时间，t

传播延迟，T

PECL

， CLK- TO- LVPECL输出

除数=绕道

除数= 2 32个

随温度的变化

输出偏斜， LVPECL输出

OUT1至OUT0在同一部位，T

SKP 2

OUT1至OUT2在同一部位，T

SKP2

OUT0至OUT2在同一部位，T

SKP2

所有LVPECL跨多个零件，T

SKP_AB 3

同样的LVPECL跨多个零件，T

SKP_AB3

LVDS

输出上升时间，t

输出下降时间，t

传播延迟，T

LVDS

， CLK- TO- LVDS输出

OUT3到OUT4

除数=绕道

除数= 2 32个

随温度的变化

输出偏斜， LVDS输出

OUT3到OUT4在同一部位，T

SKV2

所有的LVDS输出的数量跨越多个零件，T

SKV_AB3

同样的LVDS跨多个零件，T

SKV_AB3

CMOS

输出上升时间，t

输出下降时间，t

传播延迟，T

CMOS

， CLK- TO- CMOS OUT

除数=绕道

除数= 2 32个

随温度的变化

输出偏斜， CMOS输出

OUT3到OUT4在同一部位，T

SKC2

所有的CMOS跨多个零件，T

SKC_AB3

同样的CMOS跨多个零件，T

SKC_AB3

LVPECL至LVDS输出

输出偏斜，T

SKP_V

LVPECL - TO- CMOS OUT

输出偏斜，T

SKP_C

民

典型值

最大

单位

增强型产品

130

320

335

360

375

490

545

0.5

100

180

635

695

PS /°C的

测试条件/评论

终止= 50 Ω到V

2 V

输出电平的0x3D （ 0x3E的）（ 0x3F之间） [3：2 ] = 10b的

20％到80％，测得的差动

80 ％到20％，测得的差动

在整个温度范围内

在-40 ° C至+ 85°C

在整个温度范围内

在-40 ° C至+ 85°C

140

275

130

200

210

350

终止= 100 Ω差分

输出电平的0x40 （ 0×41 ）[2 ：1]条件= 01b

3.5毫安终止电流

20％到80％，测得的差动

80 ％到20％，测得的差动

0.97

0.99

1.02

1.04

1.33

1.38

0.9

1.59

1.64

PS /°C的

在整个温度范围内

在-40 ° C至+ 85°C

在整个温度范围内

在-40 ° C至+ 85°C

+270

450

325

681

646

865

992

1.71

1.76

B输出翻转;终止=开

20 ％至80％ ;

负载

= 3 pF的

80 ％至20％ ;

负载

= 3 pF的

在整个温度范围内

在-40 ° C至+ 85°C

在整个温度范围内

在-40 ° C至+ 85°C

1.0

1.02

1.05

1.07

1.39

1.44

+145

140

+300

650

500

1.14

1.43

0.73

0.87

0.92

1.14

一切都一样;不同的逻辑类型

LVPECL到LVDS对同一零件

一切都一样;不同的逻辑类型

LVPECL到CMOS上的同一部位

第0版|第20页4

增强型产品

参数

LVDS - TO- CMOS OUT

输出偏斜，T

SKV_C

AD9512-EP

民

158

典型值

353

最大

506

单位

测试条件/评论

一切都一样;不同的逻辑类型

LVDS和CMOS在同一部位

测量是CLK1 。对于CLK2 ，增加约25 ps的。

这是一个单一的设备在相同的电压和温度下操作中的任何两个相似的延迟路径之间的差异。

这是跨越在相同的电压和温度下操作的多个设备中的任何两个相似的延迟路径之间的差异。

时钟输出相位噪声

表4 。

参数

CLK1 - TO- LVPECL附加相位噪声

CLK1 = 622.08 MHz时， OUT = 622.08兆赫

分频比= 1

@ 10 Hz的偏差

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

>1 MHz偏移

CLK1 = 622.08 MHz时， OUT = 155.52兆赫

分频比÷ 4

@ 10 Hz的偏差

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

>1 MHz偏移

CLK1 = 622.08 MHz时， OUT = 38.88 MHz的

分频比= 16

@ 10 Hz的偏差

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

>1 MHz偏移

CLK1 = 491.52 MHz时， OUT = 61.44 MHz的

分频比= 8

@ 10 Hz的偏差

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

>1 MHz偏移

CLK1 = 491.52 MHz时， OUT = 245.76兆赫

分频比= 2

@ 10 Hz的偏差

@ 100赫兹的偏移

@ 1 kHz偏置

@ 10 kHz偏置

@ 100 kHz偏置

>1 MHz偏移

民

典型值

最大

单位

测试条件/评论

输入转换率> 1 V / ns的

125

132

140

148

153

154

dBc的/赫兹

128

140

148

155

161

dBc的/赫兹

135

145

158

165

166

dBc的/赫兹

131

142

153

160

165

dBc的/赫兹

125

132

140

151

157

158

dBc的/赫兹

第0版|第20页5