a
特点
低成本
取代八电位器
八个独立的可编程输出
三线串行输入
停电
≤
25瓦，包括I
DD
我
REF
中量程预设， AD8801
单独的V
REFL
范围设置， AD8803
+3 V至+5 V单电源供电
应用
自动调整
微调电位计的替代
视频和音频设备增益与失调调节
便携式和电池供电设备
SDI
CLK
CS
V
DD
GND
八路8位TrimDAC
与功耗关断模式
AD8801/AD8803
功能框图
（数模转换器2-7为清楚起见省略）
V
REFH
V
REFL
AD8801/AD8803
8
8-BIT
LATCH
CK
RS
V
REFH
DAC 1 V
OUT
V
REFL
8
O1
DAC
SELECT
1
8
地址
3
11-BIT
SERIAL 8
LATCH
D
CK
RS
8
8位8
LATCH
CK
RS
.
.
.
.
.
.
V
REFH
DAC 8 V
OUT
V
REFL
8
O8
概述
在AD8801 / AD8803提供八个数字控制DC
电压输出。该电位分压器TrimDAC
允许
在更换新设计的机械微调功能。
在AD8801 / AD8803是理想的直流电压调整
应用程序。
通过串行接口的微控制器端口轻松编程，
其中量程预设的AD8801是理想的电位器
替换其中的调整开始的标称值。应用程序
阳离子如视频放大器的增益控制，电压的转换
受控的频率和视频设备的带宽，
几何校正和CRT的COM自动调节
计算机图形显示几个的许多应用中的理想
适用于这些部件。该AD8803提供独立的CON-
的顶部和底部的电位分压器的端控制
允许通过确定一个单独的零电平电压设置
V
REFL
引脚。这是DE-最大化的解决有帮助
虎钳具有有限的允许电压控制范围内。
RS
SHDN
在内部， AD8801 / AD8803包含8电压输出
数字 - 模拟转换器，共享一个共同的参考电压
年龄输入。
每个DAC均有各自的DAC寄存器，用于存放其输出状态。
这些DAC寄存器从更新一个内部串行到杆
这是从一个标准的三线串行加载等位基因移位寄存器
输入数字接口。十位数据位组成的数据字
移入串行输入寄存器。该数据字被解码
其中，前3位确定DAC寄存器的地址
要加载的最后8位数据。在AD8801 / AD8803
5只消耗
A
从5 V电源供电。另外，在
关断模式下的参考输入电流消耗也重
缩小以5
A
同时节省使用DAC锁存器设置后
返回到正常操作。
在AD8801 / AD8803采用16引脚塑料DIP和可用
1.5毫米高度SO- 16表面贴装封装。
请参阅AD8802 / AD8804此产品的12通道版本。
TrimDAC是ADI公司的注册商标。
REV 。一
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
ADI公司， 1995年
一个技术的方式， P.O. 9106箱，诺伍德。 MA 02062-9106 ， U.S.A.
联系电话： 617 / 329-4700
传真： 617 / 326-8703
AD8801/AD8803–SPECIFICATIONS
参数
静态精度
规范适用于所有DAC
决议
积分非线性误差
微分非线性
满量程误差
零代码错误
DAC输出电阻
输出电阻匹配
参考输入
电压范围
2
输入阻抗
参考输入电容
3
数字输入
逻辑高
逻辑低
逻辑高
逻辑低
输入电流
输入电容
3
电源
4
电源电压范围
电源电流（ CMOS ）
电源电流（ TTL ）
关断电流
功耗
电源灵敏度
电源灵敏度
动态性能
3
V
OUT
稳定时间（正或负）
相声
开关特性
3, 6
输入时钟脉冲宽度
数据建立时间
数据保持时间
CS
建立时间
CS
高脉冲宽度
复位脉冲宽度
CLK崛起
CS
上升保持时间
CS
上升到下一个上升时钟
符号
条件
N
INL
DNL
G
FSE
V
ZSE
R
OUT
R/R
O
V
REFH
V
REFL
R
REFH
C
REF0
C
REF1
V
IH
V
IL
V
IH
V
IL
I
IL
C
IL
V
DD
范围
I
DD
I
DD
I
REFH
P
DISS
PSRR
PSRR
t
S
CT
t
CH
, t
CL
t
DS
t
DH
t
CSS
t
CSW
t
RS
t
CSH
t
CS1
(V
DD
= + 3V 10 ％或+ 5V 10 ％ ，V
REFH
= +V
DD
, V
REFL
= 0 V ， -40℃
≤
T
A
≤
85 C除非另有说明）
民
典型值
1
最大
单位
保证单调性
8
–1.5
–1
–4
–0.5
3
±
1/2
±
1/4
–2.8
±
0.1
5
1
+1.5
+1
+0.5
+0.5
8
位
最低位
最低位
最低位
最低位
k
%
V
V
k
pF
pF
V
V
V
V
A
pF
V
A
mA
A
W
%/%
%/%
s
dB
ns
ns
ns
ns
ns
ns
ns
引脚上可用AD8803仅
数字输入= 55
H
, V
REFH
= V
DD
数字输入的所有零
数字输入的所有问鼎
V
DD
= +5 V
V
DD
= +5 V
V
DD
= +3 V
V
DD
= +3 V
V
IN
= 0 V或5 V
0
0
2
25
25
2.4
V
DD
V
DD
0.8
2.1
0.6
±
1
5
2.7
5.5
5
4
5
27.5
0.002
V
IH
= V
DD
或V
IL
= 0 V
V
IH
= 2.4 V或V
IL
= 0.8 V, V
DD
= +5.5 V
SHDN
= 0
V
IH
= V
DD
或V
IL
= 0 V, V
DD
= +5.5 V
V
DD
= 5 V
±
10%, V
REFH
= +4.5 V
V
DD
= 3 V
±
10%, V
REFH
= +2.7 V
±
1/2 LSB误差带
见注5 ， F = 100千赫
时钟电平高或低
15
5
5
10
10
60
15
10
0.01
1
0.01
0.001
0.01
0.6
50
ns
笔记
1
典型值平均读数测量25
°C.
2
V
REFH
可以是GND和V之间的任意值
DD
，为AD8803 V
REFL
可以是GND和V之间的任意值
DD
.
3
通过设计保证，不受生产测试。
4
数字输入电压V
IN
= 0 V或V
DD
对于CMOS条件。 DAC输出卸载。 P
DISS
从（我计算
DD
×
V
DD
).
5
测量在V
OUT
脚的地方相邻V
OUT
销使一满刻度电压的变化。
6
看测量值的位置的时序图。所有的输入控制电压与T指定
R
= t
F
= 2纳秒（10％ 90 ％的V
DD
），并从一个电压定时
1.6 V.水平
特定网络阳离子如有更改，恕不另行通知。
–2–
REV 。一
AD8801/AD8803
绝对最大额定值
(T
A
= + 25℃ ，除非另有说明）
订购指南
包
包
说明选项
PDIP-16
SO-16
PDIP-16
SO-16
N-16
R-16A
N-16
R-16A
V
DD
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 ， + 8V
V
REFX
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0 V ，V
DD
输出（牛年）到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0 V ，V
DD
数字输入电压至GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0 V ，V
DD
工作温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 -40C至+ 85C
最高结温（T
J
MAX） 。 。 。 。 。 。 。 。 + 150°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
引线温度（焊接， 10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 + 300℃
封装功耗。 。 。 。 。 。 。 。 。 。 。 。 。 （T
J
马克斯 - T的
A
)/θ
JA
热阻
θ
JA ，
SOIC （ SO - 16 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 60 ° C / W
P- DIP （ N-16 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 57 ° C / W
AD8801引脚说明
模型
AD8801AN
AD8801AR
AD8803AN
AD8803AR
FTN
RS
RS
REFL
REFL
温度
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
AD8803引脚说明
引脚名称
1
2
3
4
5
6
V
REFH
O1
O2
O3
O4
SHDN
描述
常见的高端DAC基准输入
DAC输出＃ 1 ，地址= 000
2
DAC输出＃ 2 ，地址= 001
2
DAC输出＃ 3 ，地址= 010
2
DAC输出＃ 4 ，地址= 011
2
参考输入端开路，低电平有效，所有
DAC输出开路。 DAC锁存器的设置
维护。
片选输入，低电平有效。当
CS
回报
高，在串行输入寄存器的数据被解码
基于该地址位和装入焦油
得到DAC寄存器。
地
常见的低端DAC基准输入
串行时钟输入，上升沿触发
串行数据输入
DAC输出＃ 5 ，地址= 100
2
DAC输出＃ 6 ，地址= 101
2
DAC输出＃ 7 ，地址= 110
2
DAC输出＃ 8 ，地址= 111
2
正电源，运行在指定的
无论+3 V和+5 V.
销刀豆网络gurations
引脚名称说明
1
2
3
4
5
6
V
REFH
O1
O2
O3
O4
SHDN
常见的DAC参考输入
DAC输出＃ 1 ，地址= 000
2
DAC输出＃ 2 ，地址= 001
2
DAC输出＃ 3 ，地址= 010
2
DAC输出＃ 4 ，地址= 011
2
参考输入开路，低电平有效，所有
DAC输出开路。 DAC锁存器的设置
维护。
片选输入，低电平有效。当
CS
回报
高，在串行输入寄存器的数据被解码
基于该地址位和装入焦油
得到DAC寄存器。
地
串行时钟输入，上升沿触发
串行数据输入
DAC输出＃ 5 ，地址= 100
2
DAC输出＃ 6 ，地址= 101
2
DAC输出＃ 7 ，地址= 110
2
DAC输出＃ 8 ，地址= 111
2
异步预置为中间电平输出设置，
活性低。加载所有DAC锁存器80
H
.
正电源，运行在指定的
无论+3 V和+5 V.
7
CS
7
CS
8
9
10
11
12
13
14
15
16
GND
CLK
SDI
O5
O6
O7
O8
RS
V
DD
8
9
10
11
12
13
14
15
16
GND
V
REFL
CLK
SDI
O5
O6
O7
O8
V
DD
V
REFH
O1
O2
O3
O4
SHDN
CS
GND
1
2
3
4
5
6
7
8
16 V
DD
15
RS
14 O8
V
REFH
O1
O2
O3
O4
SHDN
CS
GND
1
2
3
4
5
6
7
8
16 V
DD
15 O8
14 O7
AD8801
顶视图
（不按比例）
13 O7
12 O6
11 O5
10 SDI
9
CLK
AD8803
顶视图
（不按比例）
13 O6
12 O5
11 SDI
10 CLK
9
V
REFL
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然这些器件具有专有ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
REV 。一
–3–
AD8801/AD8803
八进制8位TRIMDAC ，带有关断
1
SDI
0
1
CLK
0
1
CS
0
+5V
V
OUT
0V
DAC寄存器加载
A2 A1 A0
D7 D6 D5
D4 D3 D2 D1
D0
下面的地址分配为ADDR解码这决定了
termines DAC寄存器接收串行寄存器的位置
比特B7通过B0器的数据：
DAC
# =
A2
×
4 +
A1
×
2 +
A0
+ 1
DAC输出可以在任意SE-时间改变1
quence 。的33兆赫的快速串行数据加载使得能够
加载所有8个DAC在短短的时间为3
s
(12
×
8
×
30纳秒） 。
确切的时序要求，如图2所示。
该AD8801提供了激活的中量程预设
RS
针
简化了在第一次开机初始设置的条件。该
AD8803同时具有V
REFH
之间的V型
REFL
引脚建立indepen-
凹痕正满量程和零刻度设置以优化谐振
（分辨率）。这两款器件提供了一个电源关机
SHDN
那个地方
DAC的结构，零功耗状态导致
在仅泄漏电流从电源被消耗，
V
REF
投入，以及所有8个输出。在关断模式下， DACx
锁存器的设置被保留。当返回到操作
从功耗关断模式下， DAC输出恢复到自己的
以前的电压设置。
图2a。时序图
详细信息串行数据输入时序（ RS = "1" ）
SDI
（数据
IN）
1
A
X
或D
X
0
A
X
或D
X
t
DS
1
t
CH
t
DH
t
CS1
CLK
0
1
CS
0
t
CSS
t
CL
t
CSH
t
CSW
t
S
V
REFH
CH
最高位
2R
O
X
TO其它DAC
P CH
±1
最低位
+5V
V
OUT
0V
±1
LSB误差带
R
图2b 。详细时序图
复位时序
1
RS
0
DAC
注册
D7
D6
D0
R
2R
t
RS
t
S
+5V
V
OUT
2.5V
±1
LSB误差带
±1
最低位
..
..
..
最低位
2R
.
.
.
图2c 。复位时序图
表一，串行数据字格式
GND
V
REFL
2R
ADDR
B10 B9
A2 A1
最高位
2
10
2
9
B8
数据
B7 B6
B5
D5
2
5
B4
D4
2
4
B3
D3
2
3
B2
D2
2
2
B1
D1
2
1
B0
D0
最低位
2
0
图3. AD8801 / AD8803的等效电路TrimDAC
编程输出电压
A0 D7 D6
LSB MSB
2
8
2
7
2
6
手术
在AD8801 / AD8803提供8通道可编程
输出电压的调节能力。更改程序
每个TrimDAC的输出电压由时钟在完成
一个11位的串行数据字到SDI（串行数据输入）引脚。
该数据字的格式是三个地址位，高位在前，
其次是8位数据位，高位在前。表1提供了SE-
里亚尔寄存器的数据字格式。在AD8801 / AD8803具有
的输出电压范围是由外部基准确定
ENCE连接到V
REFH
和V
REFL
销。参见图3的
等效DAC电路的简化图。如果是
在AD8801 ，它的V
REFL
在内部连接到GND，
因此不能被抵消。 V
REFH
可以连接到V
DD
和V
REFL
可连接到GND建立一个基本的轨到轨电压输出
把规划范围内。其他输出范围由成立
使用不同的外部参考电压。一般
传输方程，确定编程输出
电压为：
V
O
（ DX） = （ DX） / 256
×
(V
REFH
–
V
REFL
) +
V
REFL
哪里
Dx
是包含在8位DACx锁存器中的数据。
(1)
–4–
REV 。一
AD8801/AD8803
例如，当V
REFH
= +5 V和V
REFL
= 0 V的后续
荷兰国际集团的输出电压将以下代码生成：
D
255
128
1
0
V
OX
4.98 V
2.50 V
0.02 V
0.00 V
输出状态
(V
REFH
= +5 V, V
REFL
= 0 V)
满量程
半秤（中间值复位值）
1 LSB
零刻度
数字接口
在AD8801 / AD8803包含一个标准的三线串行接
把控制接口。这三个输入是时钟（CLK） ，
CS
和
串行数据输入（SDI ） 。正边沿敏感CLK输入
需要干净的过渡，以避免不正确的时钟到数据
串行输入寄存器。标准逻辑系列工作。如果
机械开关用于产品评估，他们
应通过一个触发器或其他合适的方式去抖动。图 -
URE 4框图显示了内部数字税务局局长的更多细节
cuitry 。当
CS
取低电平有效，时钟可将数据加载到
在每个正时钟沿串行寄存器，见表II 。
表II中。输入逻辑控制真值表
基准输入（V
REFH
, V
REFL
)
基准输入引脚设置所有8的输出电压范围
数模转换器。在AD8801仅在V的情况下
REFH
引脚可用
能够建立一个用户设计的满量程输出电压。该
外部参考电压可以是介于0和V的任意值
DD
但必须不超过V
DD
电源电压。中的情况下
AD8803 ，它可以访问在V
REFL
它建立了
零刻度输出电压，任何电压之间施加
0 V和V
DD
. V
REFL
可以比更小或更大的电压
V
REFH
因为DAC设计采用完全双向开关的
在图3中示出的DAC的输入电阻具有代码
已测得的标称最坏情况变化率
55
H
，这大约是2千欧。当V
REFH
大于
V
REFL
时， REFL参考必须能够吸收电流出
DAC的阶梯，而REFH参考输出电流
到DAC阶梯。该DAC的设计最大限度地减少基准
故障电流保持DAC之间的干扰最小
在代码更改信道。
DAC输出（ O1 - O8 ）
CS
1
0
P
CLK
X
P
X
注册活动
没有影响。
串行移位寄存器一个比特加载
从SDI引脚下位。
数据从串行寄存器传送
对解码的DAC寄存器。见图5 。
注： P =上升沿，X =无关。
在规格表中的数据设置和数据保持时间
确定该数据有效时间的要求。在过去的11位
输入到串行寄存器中的数据字被保持时
CS
返回高电平。同时
CS
变高是门地址
解码器，它能够使8正边沿触发的一个
DAC寄存器，参见图5的细节。
DAC 1
DAC 2
ADDR
解码
八DAC输出呈现的恒定输出电阻
约5 kΩ的独立代码设置。的分布
为r的化
OUT
来自DAC至DAC通常比赛中
±
1%.
然而，设备到设备匹配过程依赖于很多
有一个
±
20 ％的变化。 R中的变化
OUT
随温度
拥有500 PPM / ° C的温度系数。在电源关断模式
关闭所有八个输出是否断路。
CS
8 DAC
.
.
.
CLK
SDI
串行
注册
图5.等效控制逻辑
CS
AD8801/AD8803
V
DD
V
REFH
目标DAC寄存器载入的最后一个八位的SE-的
里亚尔数据字完成一个DAC更新。八个独立的11位
数据字的时钟必须在更改所有八个输出设置。
所有数字输入保护与一系列的输入电阻和
在图6中这也适用于示出并联齐纳ESD结构
数字输入引脚
CS ，
SDI ，
RS ， SHDN ，
CLK 。
100
CLK
D7
EN
D10
D9
D8
D7
SER
REG
ADDR
DEC
DAC
REG
#1
D0
R
DAC
DAC
1
O1
O2
O3
O4
逻辑
.
.
.
...
...
...
D7
DAC
REG
#8
D0
R
..
..
..
DAC
8
O5
O6
O7
O8
SDI
D
图6.等效ESD保护电路
D0
8
数字输入可通过电压超过AD8801驱动/
AD8803 V
DD
值。这使5 V逻辑直接连接到
当它为3 V被操作的部分
SHDN
V
REFL
（ AD8803 ONLY）
GND
RS
（ AD8801 ONLY）
图4.框图
REV 。一
–5–
QQ：2881677436 复制
