AD7868
时序特性
1, 2
(V
参数
ADC时序
t
1
t
2 3
t
3
t
4
t
5 4
t
6
t
135
DAC时序
t
7
t
8
t
9 6
t
10
t
11
t
12
在T限制
民
, T
最大
（ A，B版本）
50
440
100
20
100
155
4
100
2 RCLK到+200
3 RCLK + 200
50
75
150
30
75
40
DD
= +5 V
5%, V
SS
= –5 V
5 ％ ， AGND = DGND = 0V）
单位
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最大值）
ns（最小值）
ns（最大值）
纳秒（典型值）
条件/评论
CONVST
脉冲宽度
RCLK周期时间，内部时钟
RFS
以RCLK下降沿建立时间
RCLK上升沿
RFS
RCLK到有效的数据延迟，C
L
= 35 pF的
RCLK后的总线释放时间
CONVST
to
RFS
延迟
在T限制
民
, T
最大
（T版）
50
440
100
20
100
155
4
100
2 RCLK到+200
3 RCLK + 200
50
100
200
40
100
40
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
TFS
到TCLK下降沿
TCLK下降沿到
TFS
TCLK周期时间
数据有效到TCLK建立时间
数据有效到TCLK保持时间
LDAC
脉冲宽度
笔记
1
在+ 25°C时序规范样本测试，以确保合规性。所有输入信号均指定与指定tR = tF = 5纳秒（10％至90％的5伏），并从一个定时
1.6 V.电压等级
2
串行时机是衡量一个4.7 kΩ的上拉电阻上的DR和
RFS
和一个2 kΩ的上拉电阻上RCLK 。在所有三个输出电容为35 pF的。
3
当使用内部时钟RCLK号/空号比的范围（从1.6伏的电压电平测量）为40/60至40。对于外部时钟， RCLK标记/空间比例=
外部时钟标记/空间比。
4
DR将带动较高的电容负载，但这样会加重吨
5
因为它增加了外部RC时间常数（ 4.7千欧/ C
L
），因此该时间达到2.4V。
5
时间RCLK 2 3 RCLK依赖于转换开始到ADC的时钟同步。
6
TCLK马克/空间比是40/60至60/40 。
绝对最大额定值*
(T
A
= + 25 ° C除非另有说明）
销刀豆网络gurations
DIP
CONVST
CLK
RFS
RCLK
DR
DGND
V
DD
AGND
V
OUT
1
2
3
4
5
6
7
8
9
24个控制
23 V
DD
22 V
SS
21 V
IN
20 RO ADC
CONVST
CLK
RFS
NC
RCLK
1
2
3
4
5
6
7
8
9
V
DD
到AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
V
SS
到AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +0.3 V至-7 V
AGND至DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V到V
DD
+0.3 V
V
OUT
到AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
SS
到V
DD
V
IN
到AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
SS
0.3 V到V
DD
+ 0.3 V
RO ADC到AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V到V
DD
+ 0.3 V
RO DAC到AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V到V
DD
+ 0.3 V
RI DAC到AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V到V
DD
+ 0.3 V
数字输入到AGND 。 。 。 。 。 。 。 。 。 。 。 0.3 V到V
DD
+ 0.3 V
数字输出到AGND 。 。 。 。 。 。 。 。 。 。 0.3 V到V
DD
+ 0.3 V
工作温度范围
A，B版本。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40 ° C至+ 85°C
T版。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -55 ° C至+ 125°C
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 -65∞C至+ 150∞C
引线温度（焊接， 10秒） 。 。 。 。 。 。 。 。 。 。 。 + 300℃
功率耗散（任何套餐）到+ 75°C 。 。 。 。 。 。 。 。 450毫瓦
减额高于+ 75 ℃下。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10毫瓦/°C的
*条件超过上述“绝对最大额定值”，可能会导致
永久损坏设备。这是一个额定值只和功能
该设备在这些或以上的任何其他条件，在上市运作
本规范的业务部门是不是暗示。暴露在绝对
最大额定值条件下工作会影响器件的可靠性。
SOIC
28
27
26
25
24
23
控制
V
DD
V
SS
NC
V
IN
RO ADC
AGND
DGND
TCLK
NC
NC
DT
TFS
LDAC
AD7868
顶视图
（不按比例）
19 AGND
18 NC
DR
DGND
V
DD
AD7868
顶视图
（不按比例）
22
21
20
19
18
17
16
15
17 DGND
AGND
16 TCLK
15 DT
14 TFS
13 LDAC
NC =无连接
V
OUT
10
NC 11
V
SS
12
RO DAC
13
V
SS
10
RO DAC 11
RI DAC 12
RI DAC 14
NC =无连接
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然AD7868具有专用ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
–4–
版本B
QQ：2881677436 复制
