2双通道同时采样
特区500 kSPS的16位ADC
AD7654
*
特点
双通道16位双通道同步采样ADC
16位分辨率，无失码
吞吐量：
500 kSPS时（正常模式）
444 kSPS时（脉冲模式）
INL ： 3.5 LSB（最大值） （满量程的0.0053 ％ ）
信噪比89 dB典型值@ 100千赫
总谐波失真： -100分贝@ 100千赫
模拟输入电压范围： 0 V至5 V
无流水线延迟
并行和串行5 V / 3 V接口
SPI / QSPI / MICROWIRE / DSP兼容
采用5 V单电源供电
功耗
120 mW的典型，
2.6毫瓦@ 10 kSPS时
包装： 48引脚四方扁平封装（ LQFP ）
或48引脚架构芯片级封装（ LFCSP ）
低成本
应用
交流电动机的控制
3相电源控制
4通道的数据采集
不间断电源
通讯
概述
功能框图
AVDD AGND
REFGND对REFx
DVDD
DGND
OVDD
OGND
MUX
MUX
MUX
并行
接口
交换的
CAP DAC
16
串行
PORT
SER / PAR
EOC
忙
D[15:0]
CS
RD
A / B
采样/保持
2
INA1
INAN
INA2
A0
INB1
INBN
INB2
PD
RESET
时钟和
控制逻辑
AD7654
冲动
CNVST
BYTESWAP
选择的PulSAR
类型/ kSPS时
伪
迪FF erential
100–250
AD7651
AD7660/
AD7661
AD7663
AD7675
AD7678
500–570
AD7650/
AD7652
AD7664/
AD7666
AD7665
AD7676
AD7679
AD7654
800–1000
AD7653
AD7667
真双极性
真差分
18位
多通道/
同时
AD7671
AD7677
AD7674
该AD7654是一款低成本，双通道， 16位，充
再分配特区，模拟 - 数字转换器，工作
从5 V单电源供电。它包含两个低噪声，宽带
宽采样保持放大器，可同步
采样，高速16位采样ADC，一个内部CON-
版本时钟，纠错电路，以及串行和并行
系统接口端口。每个轨道和保持在一个多路转换器
前面提供了4路输入模数转换器。
该器件具有很高的采样速率模式（Normal ） ，并
针对低功耗应用中，低功耗模式（脉冲）
在电源被缩放的吞吐量。它是在可
48引脚LQFP或48引脚LFCSP封装与操作
从-40 ° C至+ 85° C温度范围。
产品亮点
1.同步采样
该AD7654有两个采样 - 保持电路的
允许同时采样。它提供了4通道输入。
*专利
PENDING
SPI和QSPI是Motorola，Inc.的商标。
MICROWIRE是美国国家半导体公司的商标。
2.快速吞吐量
该AD7654是一个非常高的速度（ 500 kSPS时的正常
在脉冲模式模式和444 kSPS时） ，电荷再分配，
16位SAR ADC ，避免流水线延迟。
3.卓越的INL和无丢失码
在AD7654具有3.5的最大积分非线性LSB
无失码的16位的水平。
4.单电源供电
在AD7654从5 V单电源，功耗工作
仅120 mW的典型，甚至更低时，降低吞吐量
用于与低功耗模式（脉冲），并加电
掉电模式。
5.串行或并行接口
通用的并行或2线串行接口安排
与两个3 V或5 V逻辑兼容。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
AD7654–SPECIFICATIONS
参数
决议
模拟量输入
电压范围
共模输入电压
模拟输入CMRR
输入电流
输入阻抗
吞吐速度
完整的周期
吞吐率
完整的周期
吞吐率
DC精度
积分非线性误差
无失码
过渡噪声
满量程误差
2
满量程误差漂移
2
单极性零误差
2
单极零误差漂移
2
电源灵敏度
AC精度
信号 - 噪声
无杂散动态范围
总谐波失真
信号与（噪声+失真）
条件
（ -40°C至+ 85°C ，V
REF
= 2.5 V ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非
另有说明）。
民
16
典型值
最大
单位
位
2 V
REF
+0.5
V
INX
– V
INxN
V
INxN
f
IN
= 100千赫
500 kSPS的吞吐
0
–0.1
55
45
见模拟输入部分
V
dB
A
在正常模式下
在正常模式下
在脉冲模式
在脉冲模式
0
0
–3.5
16
2
500
2.25
444
+3.5
0.7
±
0.25
±
2
±
0.8
0.8
±
0.5
±
0.25
s
kSPS时
s
kSPS时
最低位
1
位
最低位
％ FSR的
PPM /°C的
％ FSR的
PPM /°C的
最低位
dB
3
dB
dB
dB
dB
dB
dB
dB
兆赫
ns
ps
ps的均方根
ns
V
A
T
民
给T
最大
T
民
给T
最大
AVDD = 5 V
±
5%
f
IN
= 20千赫
f
IN
= 100千赫
f
IN
= 100千赫
f
IN
= 100千赫
f
IN
= 20千赫
f
IN
= 100千赫
f
IN
= 100千赫， -60 dB输入
f
IN
= 100千赫
88
87.5
通道到通道隔离
-3 dB的输入带宽
采样动态
孔径延迟
4
孔径延迟匹配
4
孔径抖动
4
瞬态响应
参考
外部参考电压范围
外部参考电流消耗
数字输入
逻辑电平
V
IL
V
IH
I
IL
I
IH
数字输出
数据格式
流水线延迟
V
OL
V
OH
90
89
105
–100
90
88.5
30
–92
10
2
30
5
满量程步骤
2.3
500 kSPS的吞吐
2.5
180
250
AVDD/2
–0.3
+2.0
–1
–1
+0.8
OVDD + 0.3
+1
+1
V
V
A
A
I
SINK
= 1.6毫安
I
来源
= –500
A
并行或串行的16位标准二进制编码
转换结果立即可用
转换完成后，
0.4
OVDD - 0.2
V
V
–2–
第0版
AD7654
参数
电源
指定的性能
AVDD
DVDD
OVDD
工作电流
6
AVDD
DVDD
OVDD
功耗
条件
民
典型值
最大
单位
4.75
4.75
2.25
500 kSPS的吞吐
5
5
5.25
5.25
5.255
V
V
V
mA
mA
A
mW
mW
mW
°C
500 kSPS的吞吐
6
10 kSPS的吞吐
7
444 kSPS的吞吐
7
T
民
给T
最大
–40
15.5
8.5
100
120
2.6
114
135
125
+85
温度范围
8
指定的性能
笔记
1
LSB是指至少有显著位。在0 V至5 V输入范围，一个LSB为76.294
V.
2
见规格部分定义。这些规范不包括从外部引用错误的贡献。
3
以dB为单位所有规格被称为满量程输入FS 。除非另有说明，测试用的输入信号，在0.5分贝以下满刻度。
4
在初次发布期间样品进行测试。
5
最大的应该是5.25 V的最小和DVDD + 0.3 V.
6
在正常模式下。
7
在脉冲模式。
8
联系工厂扩展级温度范围。
特定网络阳离子如有更改，恕不另行通知。
时序特定网络阳离子
参数
（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。 ）
符号
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
t
14
t
15
t
16
t
17
t
18
t
19
t
20
民
5
2/2.25
32
典型值
最大
单位
ns
s
ns
s
ns
ns
s
ns
ns
ns
s
ns
s
ns
ns
s
ns
ns
ns
ns
参阅图8和9
脉宽转换
转换之间的时间
（正常模式/脉冲模式）
CNVST
低到繁忙的延迟
除了主机串行读取繁忙的所有模式
经过转换模式
（正常模式/脉冲模式）
孔径延迟
转换结束繁忙的低延迟
转换时间
（正常模式/脉冲模式）
采集时间
复位脉冲宽度
CNVST
低
EOC
高延迟
EOC
高通道A转换
（正常模式/脉冲模式）
EOC
低通道转换结束后
EOC
高通道B的转换
通道选择建立时间
通道选择保持时间
参见图10-14 （并行接口模式）
CNVST
低到数据有效延迟
数据有效繁忙低延迟
总线访问请求到数据有效
总线释放时间
A / B低到数据有效延迟
1.75/2
2
10
1.75/2
250
10
30
1/1.25
45
0.75
250
30
1.75/2
14
5
40
15
40
第0版
–3–
AD7654
时序特定网络阳离子
（续）
参数
参见图15和图16 （主串行接口模式）
CS
低到SYNC有效延迟
CS
低到内部SCLK有效延迟
CS
低到SDOUT延迟
CNVST
低到SYNC延迟时间（转换期间读取）
（正常模式/脉冲模式）
SYNC断言到SCLK第一边沿延迟*
内部SCLK周期*
内部SCLK HIGH *
内部SCLK LOW *
SDOUT有效建立时间*
SDOUT有效保持时间*
SCLK最后一个边沿到SYNC延迟*
CS
HIGH到SYNC HI -Z
CS
高到内部SCLK HI -Z
CS
高到SDOUT HI -Z
在主串繁忙的转换后阅读
（正常模式/脉冲模式）
CNVST
低到同步断言延迟
（正常模式/脉冲模式）
SYNC拉高繁忙低延迟
参见图17和图18 （从串行接口模式）
外部SCLK建立时间
外部SCLK有效沿到SDOUT延迟
SDIN建立时间
SDIN保持时间
外部SCLK周期
外部SCLK高
外部SCLK LOW
特定网络阳离子如有更改，恕不另行通知。
符号
t
21
t
22
t
23
t
24
t
25
t
26
t
27
t
28
t
29
t
30
t
31
t
32
t
33
t
34
t
35
t
36
t
37
t
38
t
39
t
40
t
41
t
42
t
43
t
44
民
典型值
最大
10
10
10
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
250/500
3
23
12
7
4
2
1
40
10
10
10
见表一
0.75/1
25
5
3
5
5
25
10
10
s
ns
ns
ns
ns
ns
ns
ns
ns
18
*在
在转换模式的串行读硕士。见表一串行转换后主机读取模式。
表一的串行时钟时序主机读取转换后
DIVSCLK[1]
DIVSCLK[0]
SYNC到SCLK第一边沿延迟最少
内部SCLK周期最短
内部SCLK周期的典型
内部SCLK较高的最低
内部SCLK较低的最低
SDOUT有效建立时间最短
SDOUT有效保持时间最短
SCLK最后一个边沿到SYNC延迟最小化
繁忙的最大宽度（正常）
繁忙的最大宽度（脉冲）
t
25
t
26
t
26
t
27
t
28
t
29
t
30
t
31
t
35
t
35
0
0
3
25
40
12
7
4
2
1
3.25
3.5
0
1
17
50
70
22
21
18
4
3
4.25
4.5
1
0
17
100
140
50
49
18
30
30
6.25
6.5
1
1
17
200
280
100
99
18
80
80
10.75
11
单位
ns
ns
ns
ns
ns
ns
ns
ns
s
s
–4–
第0版
AD7654
绝对最大额定值
1
模拟量输入
INAX
2
， INBx
2
，对REFx ， INxN ， REFGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 AGND - 0.3 V至AVDD + 0.3 V
接地电压差
AGND ， DGND ， OGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±
0.3 V
电源电压
AVDD ， DVDD ， OVDD 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
为AVDD DVDD ， AVDD为OVDD 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±
7 V
DVDD至OVDD 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
数字输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V至DVDD + 0.3 V
内部功耗
3
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 700毫瓦
内部功耗
4
. . . . . . . . . . . . . . . . . . . . . . . 2.5 W
1.6mA
I
OL
结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150℃
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
铅温度范围
（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
笔记
1
注意，超出上述绝对最大额定值可能会导致perma-
新界东北损坏设备。这是一个压力只有额定值。的功能操作
器件在这些或以上的任何其他条件，在操作说明
本规范的部分，是不是暗示。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
2
见模拟输入部分。
3
规范是设备在自由空气中： 48引脚LQFP ：
JA
= 91 ° C / W ，
JC
= 30 ° C / W 。
4
规范是设备在自由空气中： 48引脚LFCSP封装：
JA
= 26 ° C / W 。
2V
0.8V
输出
针
t
延迟
1.4V
t
延迟
2V
0.8V
2V
0.8V
C
L
60pF
*
I
OH
500 A
图2.电压参考电平的时序
*
在串行接口模式下， SYNC ，SCLK和
SDOUT正时，最大负载情况确定
C
L
; 10pF的作者否则，负载为60pF最大。
图1.负载电路的数字接口时序，
SDOUT ， SYNC ， SCLK输出，C
L
= 10 pF的
订购指南
模型
AD7654AST
AD7654ASTRL
AD7654ACP
AD7654ACPRL
EVAL-AD7654CB
1
EVAL -CONTROL BRD2
2
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
包装说明
四方扁平封装（ LQFP ）
四方扁平封装（ LQFP ）
芯片级封装（ LFCSP ）
芯片级封装（ LFCSP ）
评估板
控制器板
封装选项
ST-48
ST-48
CP-48
CP-48
笔记
1
这种板可以被用作一个独立的评估板，或与EVAL -CONTROL BRD2配合用于评估/演示。
2
此板允许PC控制，并与CB标志后缀的ADI评估板进行通信。
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
AD7654具有专用ESD保护电路，永久性的损害可能对设备产生
受到高能量静电放电。因此，适当的ESD防范措施建议
以避免性能下降或功能丧失。
第0版
–5–
2双通道同时采样
特区500 kSPS的16位ADC
AD7654
*
特点
双通道16位双通道同步采样ADC
16位分辨率，无失码
吞吐量：
500 kSPS时（正常模式）
444 kSPS时（脉冲模式）
INL ： 3.5 LSB（最大值） （满量程的0.0053 ％ ）
信噪比89 dB典型值@ 100千赫
总谐波失真： -100分贝@ 100千赫
模拟输入电压范围： 0 V至5 V
无流水线延迟
并行和串行5 V / 3 V接口
SPI / QSPI / MICROWIRE / DSP兼容
采用5 V单电源供电
功耗
120 mW的典型，
2.6毫瓦@ 10 kSPS时
包装： 48引脚四方扁平封装（ LQFP ）
或48引脚架构芯片级封装（ LFCSP ）
低成本
应用
交流电动机的控制
3相电源控制
4通道的数据采集
不间断电源
通讯
概述
功能框图
AVDD AGND
REFGND对REFx
DVDD
DGND
OVDD
OGND
MUX
MUX
MUX
并行
接口
交换的
CAP DAC
16
串行
PORT
SER / PAR
EOC
忙
D[15:0]
CS
RD
A / B
采样/保持
2
INA1
INAN
INA2
A0
INB1
INBN
INB2
PD
RESET
时钟和
控制逻辑
AD7654
冲动
CNVST
BYTESWAP
选择的PulSAR
类型/ kSPS时
伪
迪FF erential
100–250
AD7651
AD7660/
AD7661
AD7663
AD7675
AD7678
500–570
AD7650/
AD7652
AD7664/
AD7666
AD7665
AD7676
AD7679
AD7654
800–1000
AD7653
AD7667
真双极性
真差分
18位
多通道/
同时
AD7671
AD7677
AD7674
该AD7654是一款低成本，双通道， 16位，充
再分配特区，模拟 - 数字转换器，工作
从5 V单电源供电。它包含两个低噪声，宽带
宽采样保持放大器，可同步
采样，高速16位采样ADC，一个内部CON-
版本时钟，纠错电路，以及串行和并行
系统接口端口。每个轨道和保持在一个多路转换器
前面提供了4路输入模数转换器。
该器件具有很高的采样速率模式（Normal ） ，并
针对低功耗应用中，低功耗模式（脉冲）
在电源被缩放的吞吐量。它是在可
48引脚LQFP或48引脚LFCSP封装与操作
从-40 ° C至+ 85° C温度范围。
产品亮点
1.同步采样
该AD7654有两个采样 - 保持电路的
允许同时采样。它提供了4通道输入。
*专利
PENDING
SPI和QSPI是Motorola，Inc.的商标。
MICROWIRE是美国国家半导体公司的商标。
2.快速吞吐量
该AD7654是一个非常高的速度（ 500 kSPS时的正常
在脉冲模式模式和444 kSPS时） ，电荷再分配，
16位SAR ADC ，避免流水线延迟。
3.卓越的INL和无丢失码
在AD7654具有3.5的最大积分非线性LSB
无失码的16位的水平。
4.单电源供电
在AD7654从5 V单电源，功耗工作
仅120 mW的典型，甚至更低时，降低吞吐量
用于与低功耗模式（脉冲），并加电
掉电模式。
5.串行或并行接口
通用的并行或2线串行接口安排
与两个3 V或5 V逻辑兼容。
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
AD7654–SPECIFICATIONS
参数
决议
模拟量输入
电压范围
共模输入电压
模拟输入CMRR
输入电流
输入阻抗
吞吐速度
完整的周期
吞吐率
完整的周期
吞吐率
DC精度
积分非线性误差
无失码
过渡噪声
满量程误差
2
满量程误差漂移
2
单极性零误差
2
单极零误差漂移
2
电源灵敏度
AC精度
信号 - 噪声
无杂散动态范围
总谐波失真
信号与（噪声+失真）
条件
（ -40°C至+ 85°C ，V
REF
= 2.5 V ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非
另有说明）。
民
16
典型值
最大
单位
位
2 V
REF
+0.5
V
INX
– V
INxN
V
INxN
f
IN
= 100千赫
500 kSPS的吞吐
0
–0.1
55
45
见模拟输入部分
V
dB
A
在正常模式下
在正常模式下
在脉冲模式
在脉冲模式
0
0
–3.5
16
2
500
2.25
444
+3.5
0.7
±
0.25
±
2
±
0.8
0.8
±
0.5
±
0.25
s
kSPS时
s
kSPS时
最低位
1
位
最低位
％ FSR的
PPM /°C的
％ FSR的
PPM /°C的
最低位
dB
3
dB
dB
dB
dB
dB
dB
dB
兆赫
ns
ps
ps的均方根
ns
V
A
T
民
给T
最大
T
民
给T
最大
AVDD = 5 V
±
5%
f
IN
= 20千赫
f
IN
= 100千赫
f
IN
= 100千赫
f
IN
= 100千赫
f
IN
= 20千赫
f
IN
= 100千赫
f
IN
= 100千赫， -60 dB输入
f
IN
= 100千赫
88
87.5
通道到通道隔离
-3 dB的输入带宽
采样动态
孔径延迟
4
孔径延迟匹配
4
孔径抖动
4
瞬态响应
参考
外部参考电压范围
外部参考电流消耗
数字输入
逻辑电平
V
IL
V
IH
I
IL
I
IH
数字输出
数据格式
流水线延迟
V
OL
V
OH
90
89
105
–100
90
88.5
30
–92
10
2
30
5
满量程步骤
2.3
500 kSPS的吞吐
2.5
180
250
AVDD/2
–0.3
+2.0
–1
–1
+0.8
OVDD + 0.3
+1
+1
V
V
A
A
I
SINK
= 1.6毫安
I
来源
= –500
A
并行或串行的16位标准二进制编码
转换结果立即可用
转换完成后，
0.4
OVDD - 0.2
V
V
–2–
第0版
AD7654
参数
电源
指定的性能
AVDD
DVDD
OVDD
工作电流
6
AVDD
DVDD
OVDD
功耗
条件
民
典型值
最大
单位
4.75
4.75
2.25
500 kSPS的吞吐
5
5
5.25
5.25
5.255
V
V
V
mA
mA
A
mW
mW
mW
°C
500 kSPS的吞吐
6
10 kSPS的吞吐
7
444 kSPS的吞吐
7
T
民
给T
最大
–40
15.5
8.5
100
120
2.6
114
135
125
+85
温度范围
8
指定的性能
笔记
1
LSB是指至少有显著位。在0 V至5 V输入范围，一个LSB为76.294
V.
2
见规格部分定义。这些规范不包括从外部引用错误的贡献。
3
以dB为单位所有规格被称为满量程输入FS 。除非另有说明，测试用的输入信号，在0.5分贝以下满刻度。
4
在初次发布期间样品进行测试。
5
最大的应该是5.25 V的最小和DVDD + 0.3 V.
6
在正常模式下。
7
在脉冲模式。
8
联系工厂扩展级温度范围。
特定网络阳离子如有更改，恕不另行通知。
时序特定网络阳离子
参数
（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， OVDD = 2.7 V至5.25 V ，除非另有说明。 ）
符号
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
t
14
t
15
t
16
t
17
t
18
t
19
t
20
民
5
2/2.25
32
典型值
最大
单位
ns
s
ns
s
ns
ns
s
ns
ns
ns
s
ns
s
ns
ns
s
ns
ns
ns
ns
参阅图8和9
脉宽转换
转换之间的时间
（正常模式/脉冲模式）
CNVST
低到繁忙的延迟
除了主机串行读取繁忙的所有模式
经过转换模式
（正常模式/脉冲模式）
孔径延迟
转换结束繁忙的低延迟
转换时间
（正常模式/脉冲模式）
采集时间
复位脉冲宽度
CNVST
低
EOC
高延迟
EOC
高通道A转换
（正常模式/脉冲模式）
EOC
低通道转换结束后
EOC
高通道B的转换
通道选择建立时间
通道选择保持时间
参见图10-14 （并行接口模式）
CNVST
低到数据有效延迟
数据有效繁忙低延迟
总线访问请求到数据有效
总线释放时间
A / B低到数据有效延迟
1.75/2
2
10
1.75/2
250
10
30
1/1.25
45
0.75
250
30
1.75/2
14
5
40
15
40
第0版
–3–
AD7654
时序特定网络阳离子
（续）
参数
参见图15和图16 （主串行接口模式）
CS
低到SYNC有效延迟
CS
低到内部SCLK有效延迟
CS
低到SDOUT延迟
CNVST
低到SYNC延迟时间（转换期间读取）
（正常模式/脉冲模式）
SYNC断言到SCLK第一边沿延迟*
内部SCLK周期*
内部SCLK HIGH *
内部SCLK LOW *
SDOUT有效建立时间*
SDOUT有效保持时间*
SCLK最后一个边沿到SYNC延迟*
CS
HIGH到SYNC HI -Z
CS
高到内部SCLK HI -Z
CS
高到SDOUT HI -Z
在主串繁忙的转换后阅读
（正常模式/脉冲模式）
CNVST
低到同步断言延迟
（正常模式/脉冲模式）
SYNC拉高繁忙低延迟
参见图17和图18 （从串行接口模式）
外部SCLK建立时间
外部SCLK有效沿到SDOUT延迟
SDIN建立时间
SDIN保持时间
外部SCLK周期
外部SCLK高
外部SCLK LOW
特定网络阳离子如有更改，恕不另行通知。
符号
t
21
t
22
t
23
t
24
t
25
t
26
t
27
t
28
t
29
t
30
t
31
t
32
t
33
t
34
t
35
t
36
t
37
t
38
t
39
t
40
t
41
t
42
t
43
t
44
民
典型值
最大
10
10
10
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
250/500
3
23
12
7
4
2
1
40
10
10
10
见表一
0.75/1
25
5
3
5
5
25
10
10
s
ns
ns
ns
ns
ns
ns
ns
ns
18
*在
在转换模式的串行读硕士。见表一串行转换后主机读取模式。
表一的串行时钟时序主机读取转换后
DIVSCLK[1]
DIVSCLK[0]
SYNC到SCLK第一边沿延迟最少
内部SCLK周期最短
内部SCLK周期的典型
内部SCLK较高的最低
内部SCLK较低的最低
SDOUT有效建立时间最短
SDOUT有效保持时间最短
SCLK最后一个边沿到SYNC延迟最小化
繁忙的最大宽度（正常）
繁忙的最大宽度（脉冲）
t
25
t
26
t
26
t
27
t
28
t
29
t
30
t
31
t
35
t
35
0
0
3
25
40
12
7
4
2
1
3.25
3.5
0
1
17
50
70
22
21
18
4
3
4.25
4.5
1
0
17
100
140
50
49
18
30
30
6.25
6.5
1
1
17
200
280
100
99
18
80
80
10.75
11
单位
ns
ns
ns
ns
ns
ns
ns
ns
s
s
–4–
第0版
AD7654
绝对最大额定值
1
模拟量输入
INAX
2
， INBx
2
，对REFx ， INxN ， REFGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 AGND - 0.3 V至AVDD + 0.3 V
接地电压差
AGND ， DGND ， OGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±
0.3 V
电源电压
AVDD ， DVDD ， OVDD 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
为AVDD DVDD ， AVDD为OVDD 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±
7 V
DVDD至OVDD 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+7 V
数字输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V至DVDD + 0.3 V
内部功耗
3
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 700毫瓦
内部功耗
4
. . . . . . . . . . . . . . . . . . . . . . . 2.5 W
1.6mA
I
OL
结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150℃
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
铅温度范围
（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
笔记
1
注意，超出上述绝对最大额定值可能会导致perma-
新界东北损坏设备。这是一个压力只有额定值。的功能操作
器件在这些或以上的任何其他条件，在操作说明
本规范的部分，是不是暗示。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
2
见模拟输入部分。
3
规范是设备在自由空气中： 48引脚LQFP ：
JA
= 91 ° C / W ，
JC
= 30 ° C / W 。
4
规范是设备在自由空气中： 48引脚LFCSP封装：
JA
= 26 ° C / W 。
2V
0.8V
输出
针
t
延迟
1.4V
t
延迟
2V
0.8V
2V
0.8V
C
L
60pF
*
I
OH
500 A
图2.电压参考电平的时序
*
在串行接口模式下， SYNC ，SCLK和
SDOUT正时，最大负载情况确定
C
L
; 10pF的作者否则，负载为60pF最大。
图1.负载电路的数字接口时序，
SDOUT ， SYNC ， SCLK输出，C
L
= 10 pF的
订购指南
模型
AD7654AST
AD7654ASTRL
AD7654ACP
AD7654ACPRL
EVAL-AD7654CB
1
EVAL -CONTROL BRD2
2
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
包装说明
四方扁平封装（ LQFP ）
四方扁平封装（ LQFP ）
芯片级封装（ LFCSP ）
芯片级封装（ LFCSP ）
评估板
控制器板
封装选项
ST-48
ST-48
CP-48
CP-48
笔记
1
这种板可以被用作一个独立的评估板，或与EVAL -CONTROL BRD2配合用于评估/演示。
2
此板允许PC控制，并与CB标志后缀的ADI评估板进行通信。
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
AD7654具有专用ESD保护电路，永久性的损害可能对设备产生
受到高能量静电放电。因此，适当的ESD防范措施建议
以避免性能下降或功能丧失。
第0版
–5–
QQ：2881677436 复制
