A49LF040A
初步
文档标题
4兆位CMOS 3.3伏只低引脚数闪存
修订历史
版本号
0.0
0.1
4兆位的CMOS 3.3Volt只低引脚数闪存
历史
创刊号
从纠正A49LF040A零件号为A49LF040AT上
第29页
发行日期
2006年3月3日
2006年3月28日
备注
初步
导言（ 2006年3月，版本0.1 ）
AMIC技术股份有限公司
A49LF040A
初步
特点
单电源工作
-
低电压范围： 3.0 V - 3.6 V的读取和写入
操作
标准的英特尔低引脚数接口
-
阅读兼容英特尔低引脚数（ LPC ）
接口
内存配置
-
512K ×8 （ 4兆位）
座建筑
-
为4Mbit ： 8均匀64K字节的块
-
支持整片擦除的地址/地址
复用（A / A MUX）模式
自动擦除和编程操作
-
嵌入式字节编程和模块/芯片擦除
算法
-
典型的10微秒/字节编程时间
-
典型的1S块擦除时间
两种操作模式
-
低引脚数接口（ LPC）模式的系统
手术
-
地址/地址复用（A / A复用）接口
模式编程设备
低引脚数（ LPC ）模式
-
与PCI总线的33 MHz的同步操作
-
用于在系统读5-信号通信接口
操作和写操作
-
-
-
-
-
-
-
SDP标准命令集
数据轮询（ I / O
7
），并触发位（ I / O
6
）功能
块锁定注册的所有块
4 ID引脚多芯片选择
5 GPI引脚用作通用输入寄存器
TBL
引脚硬件写保护，引导块
WP
引脚硬件写保护，以全
除了引导块存储阵列
地址/地址复用（A / A MUX）模式
-
11针多路复用地址和8引脚数据I / O接口
-
支持快速编程的EPROM编程器
-
SDP标准命令集
-
数据轮询（ I / O
7
），并触发位（ I / O
6
）功能
低功耗
-
典型12毫安有效的读电流
-
典型的24毫安编程/擦除电流
产品的高耐用性
-
保证100,000编程/擦除周期为每
块
-
最少20年的数据保存
兼容针脚及包装
-
32针（8毫米× 14毫米） TSOP （类型I）的
-
32引脚PLCC
-
可选无铅（无铅）封装
-
所有无铅（无铅）产品均符合RoHS标准
4兆位的CMOS 3.3Volt只低引脚数闪存
概述
该A49LF040A闪存器件被设计成
读兼容英特尔低引脚数（ LPC ）接口
规范1.1 。本设备被设计为使用一个单一的低
电压，范围从3.0伏到3.6伏的电源，以
在系统执行或关闭系统读取和写入操作。它
提供保护的存储和代码更新和
以通过增加系统设计的灵活性除了数据
五大通用输入。两种接口模式
低引脚数（ LPC ）接口：通过A49LF040A支持
模式在系统编程和地址/地址
复用（A / A复用）方式进行快速编程厂
PC机的BIOS程序。
该存储器被分成八个均匀64K字节块
可以独立地被擦除，而不会影响在数据
其他模块。块也可分别进行保护，以
防止意外编程或擦除命令从
修改存储器。引导块，可以写保护
由控制硬件方法
TBL
销或一
基于寄存器的保护导通/截止由所述块锁定
寄存器（仅LPC模式） 。块中除引导其他地区
块设备，也可以通过写保护
WP
引脚或
块锁定寄存器（仅LPC模式） 。计划和
擦除操作是通过发出编程/擦除执行
命令进入命令界面通过它激活
内部控制逻辑来自动处理的
编程/擦除程序。该设备可被编程
上执行擦除操作之后，逐字节的基础。
除了块擦除操作时，芯片擦除
特点是在A / A复用模式，使整个规定
存储在一个单一擦除操作进行擦除。该
A49LF040A提供状态检测，如数据
投票（ I / O
7
），并触发位（ I / O
6
在这两个）功能
FWH / LPC和A / A复用模式。该过程或完成
编程和擦除操作都可以通过阅读来检测
状态位。
该A49LF040A提供32引脚TSOP和32引脚
PLCC封装带有可选的环保铅
无铅封装。参见图1和图2的引脚分配和
表1引脚说明。
导言（ 2006年3月，版本0.1 ）
1
AMIC技术股份有限公司
A49LF040A
表1 ：引脚说明
接口
A/A
复LPC
X
X
X
X
符号
A
10
-A
0
I / O
7
-I / O
0
OE
WE
引脚名称
地址
数据
OUTPUT ENABLE
写使能
接口模式
SELECT
TYPE
IN
I / O
IN
IN
说明
在读取和写入A / A复用操作输入的地址
模式。行和列地址被由R / C脚锁存。
为了在读周期输出数据，并在接收输入数据
写周期中的A / A复用模式。输出处于三态时，
OE为高电平。
来控制数据的输出缓冲器。
要控制写操作。
要确定哪些接口是可操作的。当高举， A / A
复用模式被激活，并保持低电平时， LPC模式被启用。
该引脚必须设置在上电或复位时的回报率和前
设备在操作期间不会改变。该引脚在内部上拉
打倒20-100 之间的电阻
这是第二次复位引脚用于在系统中使用。
INIT
和RST
引脚在内部结合并初始化设备复位时，
驱动为低电平。
这四个管脚的机构的一部分，它允许多个
LPC装置被连接到相同的总线。要识别
组件，这些引脚的正确捆扎必须设置。该
引导设备必须具有ID为[ 3：0] = 0000和建议
所有后续设备应使用顺序递增计数捆扎。
这些引脚在内部上拉下来20-之间的电阻
100 K.
这些单个输入可用于额外的电路板的灵活性。
这些引脚的状态，可以立即在系统启动读取，通过
LPC内部寄存器。这些投入应该是自己想要的
PCI时钟周期开始前的状态，在此期间读出的
尝试，并应留在原地，直到读取结束
周期。未使用GPI引脚不能悬空。
模式
IN
X
X
INIT
初始化
IN
X
ID为[ 3：0]
识别输入
IN
X
GPI [4 ：0]的
通用
输入
IN
X
TBL
LAD [ 3：0]
LCLK
LFRAME
RST
WP
的R / C
顶块锁
LPC接口的I / O
时钟
FRAME
RESET
写保护
行/列选择
就绪/忙
版权所有
电源
地
无连接
IN
I / O
IN
IN
IN
IN
IN
OUT
X
X
X
X
X
X
X
X
X
为了防止任何写操作，引导块时驱动为低电平，
不管块锁定寄存器的状态。当TBL是
高其禁用顶部引导块硬件写保护。
该引脚不能悬空。
I / O通讯在LPC模式。
提供一个时钟输入到设备中。该引脚是相同
用于PCI时钟和附着到PCI规格。
以指示数据传送操作的启动。 LFRAME也
用于中止的LPC周期正在进行中。
重置设备的操作
当低，防止任何写操作所有，但最高
可寻址的块。当WP为高，禁用硬件写
保护这些块。该引脚不能悬空。
该引脚确定地址引脚是否指向
行地址或A / A复用模式的列地址。
该引脚被用于确定该设备是否忙碌中写
操作。只适用于A / A复用模式。
R / B
水库
VDD
VSS
NC
X
PWR
PWR
X
X
X
X
X
X
版权所有。这些引脚必须悬空。
提供电源（ 3.0-3.6Volt ） 。
电路接地。所有VSS引脚都必须接地。
未连接引脚。
注：IN =输入， OUT =输出， I / O =输入/输出， PWR =电源
导言（ 2006年3月，版本0.1 ）
4
AMIC技术股份有限公司
QQ：2880707522 复制
