概观
从数码相机IW -相机接口的核心接受预处理，同步帧10位的YCbCr / RGB格式
并输出在一个连续的数据流相同的格式， 10位视频数据，而无需消隐和同步信息
下游加工。
特点
8位并行接口支持
预处理的拍摄模式：
的YCbCr 4 ：2：2的数据格式
GRB 4 ： 2 ： 2 ， RGB 565 ， RGB 555 ， 444的RGB数据格式
可编程的垂直和水平分辨率
帧时钟&线路时钟的可编程极性
框图
系统接口
CLKΔI
rst_n_i
控制界面
摄像头接口
cn_addr_i [1 ：0]的
cn_we_i
cn_oe_i
cn_data_i [31 ：0]的
cn_data_o [31 ：0]的
控制
注册
PCLK_I
FSM
HSYNC_I
VSYNC_I
像素输出接口
pixelout_o [7 ：0]的
pixelout_vld_o
pixelout_rdy_i
soi_o
eoi_o
FIFO
pdat_i [7 ：0]的
资源利用总结
爱特
家庭
IGLOO
设备
磁芯
1261
1243
内存
1
1
IO
104
104
PLL
0
0
FMAX
（兆赫）
63
32
的ProASIC3 A3P250
AGL600
核心优势
可以在所有种类的视频处理应用中使用
核心应用
通过用数码相机集成这可在远程监控系统，安全系统等中使用
可交付
技术规格
Verilog的RTL综合代码
全面的测试环境
技术支持和维护
产品简介
的ProASIC
3闪光灯系列FPGA
与可选的ARM软
支持
特点和优点
大容量
30 K至1万个系统门
高达144千比特的真双端口SRAM
高达300用户I / O
130纳米， 7层金属（ 6铜） ，基于闪存的CMOS
过程
上电即行（LAPU ） 0级支持
单芯片解决方案
保留编程设计当电源关闭
1千比特的FlashROM与同步接口
350 MHz的系统性能
3.3 V ， 66 MHz的64位PCI （除了A3P030 ）
安全ISP使用片上128位高级加密
标准（AES ）解密（除了A3P030和ARM
-
启用的ProASIC
3设备）通过JTAG （ IEEE 1532-
兼容）
的FlashLock
以安全的FPGA内容
核心电压，低功耗
支持1.5 -V仅系统
低阻抗的Flash开关
分段，分层路由和时钟结构
超快速的本地和长途线网络
增强型高速，超长线路网络
高性能，低偏移的全球网络
架构支持超高使用率
先进的I / O
700 Mbps的DDR ， LVDS ，有能力的I / O （ A3P250及以上）
1.5 V， 1.8 V ， 2.5 V和3.3 V混合电压操作
银行可选的I / O电压，高达每片4银行
单端I / O标准： LVTTL ， LVCMOS 3.3 V /
2.5 V / 1.8 V / 1.5 V， 3.3 V PCI / 3.3 V PCI -X （除
A3P030 ） ，和LVCMOS 2.5 V / 5.0 V输入
差分I / O标准： LVPECL ， LVDS ， BLVDS ，并
M- LVDS （ A3P250及以上）
I / O寄存器的输入，输出和启用路径
热插拔和冷备用的I / O （ A3P030只）
可编程输出摆率（除A3P030 ）和
驱动强度
弱上拉，上/下
IEEE 1149.1 （ JTAG ）边界扫描测试
引脚兼容横跨ProASIC3系列套餐
CCC六块，其中有一个集成的锁相环
可配置的相移，乘法/除法，延迟
能力和外部反馈，乘法/除法，
延时功能，以及外部反馈
宽输入频率范围（ 1.5兆赫至350兆赫）
CoreMP7Sd （含调试），并CoreMP7S （不调试
可变纵横4608位的RAM块（ ×1，× 2 ，
× 4 ，× 9 ×和18个组织提供）
真正的双端口SRAM （除× 18 ）
24 SRAM和FIFO的配置与同步
运行频率高达350 MHz
CoreMP7Sd （含调试），并CoreMP7S （不
调试）
编程的Flash技术
片上用户非易失性存储器
高性能
在系统编程（ ISP）和安全性
时钟调整电路（ CCC）和PLL （除A3P030 ）
低功耗
静态存储器和FIFO （除了A3P030 ）
高性能路由层次
在M7 ProASIC3器件的软ARM7 核心支持
表1 -
的ProASIC3系列产品
A3P030
A3P060
A3P125
A3P250
M7A3P250
30 k
768
–
–
1k
–
–
6
2
81
QN132
VQ100
60 k
1,536
18
4
1k
是的
1
18
2
96
QN132
VQ100
TQ144
FG144
125 k
3,072
36
8
1k
是的
1
18
2
133
QN132
VQ100
TQ144
PQ208
FG144
250 k
6,144
36
8
1k
是的
1
18
4
157
QN132
5
VQ100
PQ208
FG144,
FG256
5
PQ208
FG144 ， FG256 ，
FG484
PQ208
FG144 ， FG256 ，
FG484
PQ208
FG144 ， FG256 ，
FG484
ProASIC3器件
ARM
- 启用
ProASIC3器件
1
系统门
VersaTiles （ D型触发器）
RAM千位（ 1,024位）
4,608位块
FlashROM的位
安全（ AES ） ISP
2
集成PLL的核心承诺
VersaNet全局
3
I / O组
最大用户I / O
封装引脚
QFN
VQFP
TQFP
PQFP
FBGA
A3P400
M7A3P400
400 k
9,216
54
12
1k
是的
1
18
4
194
A3P600
M7A3P600
600 k
13,824
108
24
1k
是的
1
18
4
235
A3P1000
M7A3P1000
1M
24,576
144
32
1k
是的
1
18
4
300
注意事项：
1.请参阅
CoreMP7
数据表以了解更多信息。
2. AES不适用于ARM功能的ProASIC3器件。
3.六片（主）和三个象限的全球网络可用于A3P060以上。
4.对于更高的密度和支持的附加功能，指的是
ProASIC3E闪存的FPGA
数据表。
5. M7A3P250设备不支持这个软件包。
2007年5月
2007 Actel公司
1
看到Actel的网站数据手册的最新版本。
闪光的ProASIC3系列FPGA
I / O的每包
1
ProASIC3
器件
ARM启用
ProASIC3
器件
A3P030
A3P060
A3P125
A3P250
3
A3P400
3
A3P600
A3P1000
M7A3P250
3, 4
M7A3P400
3
差分I / O对
M7A3P600
差分I / O对
M7A3P1000
差分I / O对
–
–
–
35
25
44
74
I / O类型
差分I / O对
单端I / O
2
单端I / O
2
单端I / O
2
单端I / O
2
–
–
–
154
97
177
300
单端I / O
单端I / O
包
QN132
VQ100
TQ144
PQ208
FG144
FG256
FG484
注意事项：
1.
2.
3.
4.
5.
81
77
–
–
–
–
–
80
71
91
–
96
–
–
84
71
100
133
97
–
–
单端I / O
87
68
–
151
97
157
–
19
13
–
34
24
38
–
–
–
–
151
97
178
194
–
–
–
34
25
38
38
–
154
97
177
235
–
–
–
35
25
43
60
每次使用差分I / O对减少单端I / O的使用两个号码。
对于A3P250和A3P400器件， LVPECL对在东部和西部银行的最大数量不能超过15 。
该M7A3P250设备不支持FG256或QN132包。
FG256和FG484是引脚兼容封装。
"G"表示RoHS兼容封装。请参阅
"ProASIC3订购Information"第3页
为"G"在部分位置的
号。
2
P ro的杜克拉B里ê F
闪光的ProASIC3系列FPGA
的ProASIC3订购信息
A3P1000
_
1
FG
G
144
I
应用程序（温度范围）
空白=商业（ 0 ° C至+ 70 ° C）
I =工业（
–
40 ° C至+ 85°C ）
PP =生产前
ES =工程样品（室温专用）
封装引脚数
无铅封装
空白=标准包装
G =符合RoHS标准（绿色）包装
套餐类型
QN =四方扁平无引线（节距为0.5mm ）
VQ =极薄型四方扁平封装（0.5 mm间距）
TQ =薄型四方扁平封装（0.5 mm间距）
PQ =塑料方形扁平封装（0.5 mm间距）
FG =细间距球栅阵列（1.0 mm间距）
速度等级
F =比标准慢20 ％ *
空白=标准
比标准快1 = 15 ％
比标准快2 = 25 ％
产品型号
ProASIC3器件
A3P030 = 30,000个系统门
A3P060 = 60,000个系统门
A3P125 = 125000个系统门
A3P250 = 25万系统门
A3P400 = 40万系统门
A3P600 = 60万系统门
A3P1000 =百万系统门
ARM功能的ProASIC3器件
M7A3P250 =
M7A3P400 =
M7A3P600 =
M7A3P1000 =
25万系统门
40万系统门
60万系统门
百万系统门
注意：
*直流并为-F速度等级的目标开关特性只是基于仿真。
规定的-F速度等级的特点受到FPGA建立规范后改变。一些限制
可能会增加，并会反映在该文档的后续版本。该-F速度等级仅支持在商业
温度范围。
P ro的杜（C T） B里EF
3
闪光的ProASIC3系列FPGA
温度等级奉献
A3P030
包
QN132
VQ100
TQ144
PQ208
FG144
FG256
FG484
注意事项：
1. M7A3P250设备不支持FG256或QN132包。
2， C =商业级温度范围： 0 ℃ 70℃
3. I =工业级温度范围： -40 ° C至85°C
C，我
C，我
–
–
–
–
–
C，我
C，我
C，我
–
C，我
–
–
C，我
C，我
C，我
C，我
C，我
–
–
A3P060
A3P125
A3P250
M7A3P250
C，我
C，我
–
C，我
C，我
C，我
–
1
A3P400
M7A3P400
–
–
–
C，我
C，我
C，我
C，我
A3P600
M7A3P600
–
–
–
C，我
C，我
C，我
C，我
A3P1000
M7A3P1000
–
–
–
C，我
C，我
C，我
C，我
速度等级和温度等级矩阵
温度等级
C
2
I
3
注意事项：
1.直流并为-F速度等级的目标开关特性只是基于仿真。
规定的-F速度等级的特点受到FPGA建立规范后改变。一些限制
可能会增加，并会反映在该文档的后续版本。该-F速度等级仅支持在商业
温度范围。
2， C =商业级温度范围： 0 ℃ 70℃
3. I =工业级温度范围： -40 ° C至85°C
–F
–
1
标准。
–1
–2
为ProASIC3器件制作数据引用也适用于ARM功能的ProASIC3器件。在ARM功能的一部分
号开始M7 。
请联系您当地的爱特代表设备的可用性（ http://www.actel.com/contact/default.aspx ） 。
4
P ro的杜克拉B里ê F
闪光的ProASIC3系列FPGA
介绍和概述
概述
的ProASIC3中， Actel的Flash中的第三代家族
FPGA中，提供了高性能，高密度，并具有超越
那些的ProASIC的
加
家庭。非易失性闪存
技术使ProASIC3器件的优势
作为一个安全，低功耗，单芯片解决方案，
上电即行（LAPU ） 。的ProASIC3是可重新编程
并提供时间将产品推向市场的好处，在一个ASIC级单位
成本。这些功能使设计人员能够创建高
使用现有的ASIC或FPGA设计流程密度系统
和工具。
ProASIC3
器件
提供
1
千位
of
片上
可重新编程的非易失性FlashROM的存储，以及
时钟调节电路的基础上综合
锁相环（PLL） 。该A3P030设备没有PLL或
RAM的支持。 ProASIC3器件具有高达百万
系统门，高达144千比特的真正支持
双端口SRAM和288个用户I / O 。
ProASIC3器件支持ARM7软IP核
设备至少有250 系统门。在设防
设备有开头爱特订购号码
与M7A3P并且不支持AES加密。
比特流可以很容易地被复制。 ProASIC3器件
合并的FlashLock ，它提供了一个独特的
的可重编程和设计安全性的组合
没有外部的开销，优点只有一个
FPGA具有非易失性闪存编程可以提供。
ProASIC3器件利用一个128位的基于闪存的锁和一
单独的AES密钥，以确保程序性知识
属性和配置数据。此外，所有的
在ProASIC3器件FlashROM的数据可以被加密
在装货前，使用了业界领先的AES- 128
（ FIPS192 ）位分组密码加密标准。爱依斯
标准通过了综合研究所
标准与技术研究院（NIST ）在2000年和替换
1977年DES标准。 ProASIC3器件有一个内置的
AES解密引擎和基于Flash的AES密钥
使他们成为最全面的可编程逻辑
可用的设备安全解决方案今天。 ProASIC3器件
与AES为基础的安全允许远程安全领域
在公共网络上的更新，如因特网，并且
确保宝贵的知识产权仍出的手
系统过度构建，系统拷贝机和IP盗贼。该
编程ProASIC3器件的内容不能被
读回，但安全的设计验证是可行的。
ARM功能的ProASIC3器件不支持用户自
控制AES安全机制。由于ARM内核
必须在任何时候都受到保护， AES加密总是
对核心逻辑，因此比特流始终加密。
没有用户访问加密的FlashROM中
编程数据。
安全性，内置的FPGA架构，是一种内在的
ProASIC3系列的组成部分。闪存单元是
位于下方的7金属层，而且很多设备
设计和布局技术已被用来制造
侵入式攻击非常困难。 ProASIC3系列，
用的FlashLock和AES安全性，是高度独特
耐双方侵入性和非侵入性的攻击。您的
宝贵的知识产权是受保护的，安全的，使远程ISP
可能。一个ProASIC3器件提供了最
坚不可摧的安全可编程逻辑设计。
闪存的优势
降低拥有成本
优点设计师超出单位成本低，
性能和易用性。与基于SRAM的
FPGA的，基于Flash的ProASIC3器件允许所有
功能要住在电;无需外部启动
PROM中是必需的。板载的安全机制
防止所有的节目安排信息的访问和
使FPGA逻辑的安全的远程更新。
设计人员可以在系统内进行安全的远程
重新编程，以支持未来的设计迭代和
现场升级与信心的重要知识
财产（ IP ）无法复制或受到威胁。安全
ISP可以使用行业标准的AES进行
算法。 ProASIC3系列器件架构
减轻了在较高的用户的需要ASIC移植
卷。这使得ProASIC3系列具有成本效益的
ASIC的替代解决方案，特别是用于在应用程序的
消费者，网络/通信，计算，
和航空电子市场。
单芯片
以Flash为基础的FPGA存储其配置信息
在片上闪存单元。一旦编程，
配置数据对FPGA的固有部分
结构，并且无需外部配置数据需要
在系统上电加载（与基于SRAM的
FPGA）器件。因此，基于Flash的ProASIC3 FPGA的不
要求的系统配置部件，如
EEPROM的
or
微控制器
to
负载
设备
配置数据。这减少元器件用料成本
安全
非易失性，以Flash为基础的ProASIC3器件不
需要一个引导PROM ，所以没有外部脆弱
P ，R 0杜（C T） B R I EF
5
产品简介
的ProASIC
3闪光灯系列FPGA
与可选的ARM软
支持
特点和优点
大容量
30 K至1万个系统门
高达144千比特的真双端口SRAM
高达300用户I / O
130纳米， 7层金属（ 6铜） ，基于闪存的CMOS
过程
上电即行（LAPU ） 0级支持
单芯片解决方案
保留编程设计当电源关闭
1千比特的FlashROM与同步接口
350 MHz的系统性能
3.3 V ， 66 MHz的64位PCI （除了A3P030 ）
安全ISP使用片上128位高级加密
标准（AES ）解密（除了A3P030和ARM
-
启用的ProASIC
3设备）通过JTAG （ IEEE 1532-
兼容）
的FlashLock
以安全的FPGA内容
核心电压，低功耗
支持1.5 -V仅系统
低阻抗的Flash开关
分段，分层路由和时钟结构
超快速的本地和长途线网络
增强型高速，超长线路网络
高性能，低偏移的全球网络
架构支持超高使用率
先进的I / O
700 Mbps的DDR ， LVDS ，有能力的I / O （ A3P250及以上）
1.5 V， 1.8 V ， 2.5 V和3.3 V混合电压操作
银行可选的I / O电压，高达每片4银行
单端I / O标准： LVTTL ， LVCMOS 3.3 V /
2.5 V / 1.8 V / 1.5 V， 3.3 V PCI / 3.3 V PCI -X （除
A3P030 ） ，和LVCMOS 2.5 V / 5.0 V输入
差分I / O标准： LVPECL ， LVDS ， BLVDS ，并
M- LVDS （ A3P250及以上）
I / O寄存器的输入，输出和启用路径
热插拔和冷备用的I / O （ A3P030只）
可编程输出摆率（除A3P030 ）和
驱动强度
弱上拉，上/下
IEEE 1149.1 （ JTAG ）边界扫描测试
引脚兼容横跨ProASIC3系列套餐
CCC六块，其中有一个集成的锁相环
可配置的相移，乘法/除法，延迟
能力和外部反馈，乘法/除法，
延时功能，以及外部反馈
宽输入频率范围（ 1.5兆赫至350兆赫）
CoreMP7Sd （含调试），并CoreMP7S （不调试
可变纵横4608位的RAM块（ ×1，× 2 ，
× 4 ，× 9 ×和18个组织提供）
真正的双端口SRAM （除× 18 ）
24 SRAM和FIFO的配置与同步
运行频率高达350 MHz
CoreMP7Sd （含调试），并CoreMP7S （不
调试）
编程的Flash技术
片上用户非易失性存储器
高性能
在系统编程（ ISP）和安全性
时钟调整电路（ CCC）和PLL （除A3P030 ）
低功耗
静态存储器和FIFO （除了A3P030 ）
高性能路由层次
在M7 ProASIC3器件的软ARM7 核心支持
表1 -
的ProASIC3系列产品
A3P030
A3P060
A3P125
A3P250
M7A3P250
30 k
768
–
–
1k
–
–
6
2
81
QN132
VQ100
60 k
1,536
18
4
1k
是的
1
18
2
96
QN132
VQ100
TQ144
FG144
125 k
3,072
36
8
1k
是的
1
18
2
133
QN132
VQ100
TQ144
PQ208
FG144
250 k
6,144
36
8
1k
是的
1
18
4
157
QN132
5
VQ100
PQ208
FG144,
FG256
5
PQ208
FG144 ， FG256 ，
FG484
PQ208
FG144 ， FG256 ，
FG484
PQ208
FG144 ， FG256 ，
FG484
ProASIC3器件
ARM
- 启用
ProASIC3器件
1
系统门
VersaTiles （ D型触发器）
RAM千位（ 1,024位）
4,608位块
FlashROM的位
安全（ AES ） ISP
2
集成PLL的核心承诺
VersaNet全局
3
I / O组
最大用户I / O
封装引脚
QFN
VQFP
TQFP
PQFP
FBGA
A3P400
M7A3P400
400 k
9,216
54
12
1k
是的
1
18
4
194
A3P600
M7A3P600
600 k
13,824
108
24
1k
是的
1
18
4
235
A3P1000
M7A3P1000
1M
24,576
144
32
1k
是的
1
18
4
300
注意事项：
1.请参阅
CoreMP7
数据表以了解更多信息。
2. AES不适用于ARM功能的ProASIC3器件。
3.六片（主）和三个象限的全球网络可用于A3P060以上。
4.对于更高的密度和支持的附加功能，指的是
ProASIC3E闪存的FPGA
数据表。
5. M7A3P250设备不支持这个软件包。
2007年5月
2007 Actel公司
1
看到Actel的网站数据手册的最新版本。
闪光的ProASIC3系列FPGA
I / O的每包
1
ProASIC3
器件
ARM启用
ProASIC3
器件
A3P030
A3P060
A3P125
A3P250
3
A3P400
3
A3P600
A3P1000
M7A3P250
3, 4
M7A3P400
3
差分I / O对
M7A3P600
差分I / O对
M7A3P1000
差分I / O对
–
–
–
35
25
44
74
I / O类型
差分I / O对
单端I / O
2
单端I / O
2
单端I / O
2
单端I / O
2
–
–
–
154
97
177
300
单端I / O
单端I / O
包
QN132
VQ100
TQ144
PQ208
FG144
FG256
FG484
注意事项：
1.
2.
3.
4.
5.
81
77
–
–
–
–
–
80
71
91
–
96
–
–
84
71
100
133
97
–
–
单端I / O
87
68
–
151
97
157
–
19
13
–
34
24
38
–
–
–
–
151
97
178
194
–
–
–
34
25
38
38
–
154
97
177
235
–
–
–
35
25
43
60
每次使用差分I / O对减少单端I / O的使用两个号码。
对于A3P250和A3P400器件， LVPECL对在东部和西部银行的最大数量不能超过15 。
该M7A3P250设备不支持FG256或QN132包。
FG256和FG484是引脚兼容封装。
"G"表示RoHS兼容封装。请参阅
"ProASIC3订购Information"第3页
为"G"在部分位置的
号。
2
P ro的杜克拉B里ê F
闪光的ProASIC3系列FPGA
的ProASIC3订购信息
A3P1000
_
1
FG
G
144
I
应用程序（温度范围）
空白=商业（ 0 ° C至+ 70 ° C）
I =工业（
–
40 ° C至+ 85°C ）
PP =生产前
ES =工程样品（室温专用）
封装引脚数
无铅封装
空白=标准包装
G =符合RoHS标准（绿色）包装
套餐类型
QN =四方扁平无引线（节距为0.5mm ）
VQ =极薄型四方扁平封装（0.5 mm间距）
TQ =薄型四方扁平封装（0.5 mm间距）
PQ =塑料方形扁平封装（0.5 mm间距）
FG =细间距球栅阵列（1.0 mm间距）
速度等级
F =比标准慢20 ％ *
空白=标准
比标准快1 = 15 ％
比标准快2 = 25 ％
产品型号
ProASIC3器件
A3P030 = 30,000个系统门
A3P060 = 60,000个系统门
A3P125 = 125000个系统门
A3P250 = 25万系统门
A3P400 = 40万系统门
A3P600 = 60万系统门
A3P1000 =百万系统门
ARM功能的ProASIC3器件
M7A3P250 =
M7A3P400 =
M7A3P600 =
M7A3P1000 =
25万系统门
40万系统门
60万系统门
百万系统门
注意：
*直流并为-F速度等级的目标开关特性只是基于仿真。
规定的-F速度等级的特点受到FPGA建立规范后改变。一些限制
可能会增加，并会反映在该文档的后续版本。该-F速度等级仅支持在商业
温度范围。
P ro的杜（C T） B里EF
3
闪光的ProASIC3系列FPGA
温度等级奉献
A3P030
包
QN132
VQ100
TQ144
PQ208
FG144
FG256
FG484
注意事项：
1. M7A3P250设备不支持FG256或QN132包。
2， C =商业级温度范围： 0 ℃ 70℃
3. I =工业级温度范围： -40 ° C至85°C
C，我
C，我
–
–
–
–
–
C，我
C，我
C，我
–
C，我
–
–
C，我
C，我
C，我
C，我
C，我
–
–
A3P060
A3P125
A3P250
M7A3P250
C，我
C，我
–
C，我
C，我
C，我
–
1
A3P400
M7A3P400
–
–
–
C，我
C，我
C，我
C，我
A3P600
M7A3P600
–
–
–
C，我
C，我
C，我
C，我
A3P1000
M7A3P1000
–
–
–
C，我
C，我
C，我
C，我
速度等级和温度等级矩阵
温度等级
C
2
I
3
注意事项：
1.直流并为-F速度等级的目标开关特性只是基于仿真。
规定的-F速度等级的特点受到FPGA建立规范后改变。一些限制
可能会增加，并会反映在该文档的后续版本。该-F速度等级仅支持在商业
温度范围。
2， C =商业级温度范围： 0 ℃ 70℃
3. I =工业级温度范围： -40 ° C至85°C
–F
–
1
标准。
–1
–2
为ProASIC3器件制作数据引用也适用于ARM功能的ProASIC3器件。在ARM功能的一部分
号开始M7 。
请联系您当地的爱特代表设备的可用性（ http://www.actel.com/contact/default.aspx ） 。
4
P ro的杜克拉B里ê F
闪光的ProASIC3系列FPGA
介绍和概述
概述
的ProASIC3中， Actel的Flash中的第三代家族
FPGA中，提供了高性能，高密度，并具有超越
那些的ProASIC的
加
家庭。非易失性闪存
技术使ProASIC3器件的优势
作为一个安全，低功耗，单芯片解决方案，
上电即行（LAPU ） 。的ProASIC3是可重新编程
并提供时间将产品推向市场的好处，在一个ASIC级单位
成本。这些功能使设计人员能够创建高
使用现有的ASIC或FPGA设计流程密度系统
和工具。
ProASIC3
器件
提供
1
千位
of
片上
可重新编程的非易失性FlashROM的存储，以及
时钟调节电路的基础上综合
锁相环（PLL） 。该A3P030设备没有PLL或
RAM的支持。 ProASIC3器件具有高达百万
系统门，高达144千比特的真正支持
双端口SRAM和288个用户I / O 。
ProASIC3器件支持ARM7软IP核
设备至少有250 系统门。在设防
设备有开头爱特订购号码
与M7A3P并且不支持AES加密。
比特流可以很容易地被复制。 ProASIC3器件
合并的FlashLock ，它提供了一个独特的
的可重编程和设计安全性的组合
没有外部的开销，优点只有一个
FPGA具有非易失性闪存编程可以提供。
ProASIC3器件利用一个128位的基于闪存的锁和一
单独的AES密钥，以确保程序性知识
属性和配置数据。此外，所有的
在ProASIC3器件FlashROM的数据可以被加密
在装货前，使用了业界领先的AES- 128
（ FIPS192 ）位分组密码加密标准。爱依斯
标准通过了综合研究所
标准与技术研究院（NIST ）在2000年和替换
1977年DES标准。 ProASIC3器件有一个内置的
AES解密引擎和基于Flash的AES密钥
使他们成为最全面的可编程逻辑
可用的设备安全解决方案今天。 ProASIC3器件
与AES为基础的安全允许远程安全领域
在公共网络上的更新，如因特网，并且
确保宝贵的知识产权仍出的手
系统过度构建，系统拷贝机和IP盗贼。该
编程ProASIC3器件的内容不能被
读回，但安全的设计验证是可行的。
ARM功能的ProASIC3器件不支持用户自
控制AES安全机制。由于ARM内核
必须在任何时候都受到保护， AES加密总是
对核心逻辑，因此比特流始终加密。
没有用户访问加密的FlashROM中
编程数据。
安全性，内置的FPGA架构，是一种内在的
ProASIC3系列的组成部分。闪存单元是
位于下方的7金属层，而且很多设备
设计和布局技术已被用来制造
侵入式攻击非常困难。 ProASIC3系列，
用的FlashLock和AES安全性，是高度独特
耐双方侵入性和非侵入性的攻击。您的
宝贵的知识产权是受保护的，安全的，使远程ISP
可能。一个ProASIC3器件提供了最
坚不可摧的安全可编程逻辑设计。
闪存的优势
降低拥有成本
优点设计师超出单位成本低，
性能和易用性。与基于SRAM的
FPGA的，基于Flash的ProASIC3器件允许所有
功能要住在电;无需外部启动
PROM中是必需的。板载的安全机制
防止所有的节目安排信息的访问和
使FPGA逻辑的安全的远程更新。
设计人员可以在系统内进行安全的远程
重新编程，以支持未来的设计迭代和
现场升级与信心的重要知识
财产（ IP ）无法复制或受到威胁。安全
ISP可以使用行业标准的AES进行
算法。 ProASIC3系列器件架构
减轻了在较高的用户的需要ASIC移植
卷。这使得ProASIC3系列具有成本效益的
ASIC的替代解决方案，特别是用于在应用程序的
消费者，网络/通信，计算，
和航空电子市场。
单芯片
以Flash为基础的FPGA存储其配置信息
在片上闪存单元。一旦编程，
配置数据对FPGA的固有部分
结构，并且无需外部配置数据需要
在系统上电加载（与基于SRAM的
FPGA）器件。因此，基于Flash的ProASIC3 FPGA的不
要求的系统配置部件，如
EEPROM的
or
微控制器
to
负载
设备
配置数据。这减少元器件用料成本
安全
非易失性，以Flash为基础的ProASIC3器件不
需要一个引导PROM ，所以没有外部脆弱
P ，R 0杜（C T） B R I EF
5
QQ：2881677436 复制
