M
特点
93LC46/56/66
框图
V
CC
V
SS
1K / 2K / 4K 2.0V微丝
串行EEPROM
单电源与编程操作下来
至2.0V （商业专用）
低功耗CMOS技术
- 1毫安典型工作电流
- 5
在3.0V ，待机电流（典型值）
ORG引脚可选的内存CON组fi guration
- 128 ×8或64 ×16位组织（ 93LC46 ）
- 256 ×8或128 ×16位的企业（ 93LC56 ）
- 512 ×8或256 ×16位的企业（ 93LC66 ）
自定时擦除和写入周期
（包括自动擦除）
WRAL前自动ERAL
电源开/关数据保护电路
工业标准的3线串行I / O
在擦/写周期设备状态信号
连续读取功能
千万次擦/写的保证
93LC56和93LC66
保证在93LC46 百万东/西次
数据保留和GT ; 200年
8引脚PDIP / SOIC和14引脚SOIC封装
（ SOIC在JEDEC和EIAJ标准）
支持的温度范围
- 商业（ C） ：
0
°
C至+70
°
C
- 工业级（I ） ：
-40
°
C至+ 85
°
C
内存
ARRAY
地址
解码器
地址
计数器
数据寄存器
DI
模式
解码
逻辑
产量
卜FF器
DO
CS
CLK
时钟
发电机
描述
Microchip Technology Inc.的93LC46 / 56 / 66顷1K ，
2K和4K低电压串行电可擦除
PROM中。该设备的内存CON连接gured为x8或x16
位，这取决于ORG引脚设置。先进
CMOS技术使这些器件非常适合
低功耗，非易失性存储器的应用程序。该
93LC46 / 56/ 66为标准的8引脚DIP和8个可用/
14引脚表面贴装SOIC封装。该93LC46X /
56X / 66X是在“ SN ”包只提供。
封装类型
SOIC
NC
1
2
14
13
NC
VCC
NU
NC
ORG
V
SS
NC
DIP
CS
CLK
DI
DO
1
8
V
CC
NU
ORG
V
SS
1
SOIC
8
V
CC
NU
ORG
V
SS
1
SOIC
8
ORG
V
SS
DO
DI
CS
CLK
93LC56
93LC66
3
4
5
6
7
12
11
10
9
8
CS
CLK
DI
DO
NU
V
CC
CS
CLK
NC
DI
DO
NC
93LC46
93LC56
93LC66
93LC46
93LC56
93LC66
93LC46X
93LC56X
93LC66X
2
3
4
7
6
5
2
3
4
7
6
5
2
3
4
7
6
5
1997 Microchip的技术公司
DS11168L第1页
93LC46/56/66
1.0
1.1
电动
特征
最大额定值*
引脚功能表
名字
CS
CLK
DI
DO
V
SS
ORG
NU
NC
V
CC
功能
芯片选择
串行数据时钟
串行数据输入
串行数据输出
地
内存CON组fi guration
不使用
无连接
电源
VCC ................................................. .................................. 7.0V
所有输入和输出w.r.t. V
SS
............... -0.6V至Vcc + 1.0V
存储温度..................................... -65 ° C至+ 150°C
环境温度。施加电源................. -65C至+ 125C
引线焊接温度（ 10秒） ............. + 300℃
所有引脚的ESD保护............................................. ... 4千伏
*注：超出上述“绝对最大值” ，可能
对器件造成永久性损坏。这是一个值仅为
该装置的这些或任何其他条件的功能操作
以上这些在本规范的运作上市表明是
不是暗示。暴露在绝对最大额定值条件下，其围
消耗臭氧层物质可能会影响器件的可靠性。
表1-1
直流和交流电气特性
商业（ C） ： VCC = + 2.0V至+ 6.0V （ C） ：环境温度Tamb = 0°C至+ 70°C
工业级（I ） ：
VCC = + 2.5V至+ 6.0V （ I） ：环境温度Tamb = -40°C至+ 85°C
符号
分钟。
马克斯。
单位
条件
参数
高电平输入电压
低电平输入电压
低电平输出电压
高电平输出电压
输入漏电流
输出漏电流
引脚电容
（所有输入/输出）
工作电流
待机电流
时钟频率
时钟高电平时间
时钟低电平时间
片选建立时间
芯片选择保持时间
片选低电平时间
数据输入建立时间
数据输入保持时间
数据输出的延迟时间
数据输出禁止时间
状态有效时间
项目周期
耐力
93LC46
93LC56/66
注1 ：
2:
3:
4:
V
IH1
V
IH2
V
IL1
V
IL2
V
OL1
V
OL2
V
OH1
V
OH2
I
LI
I
LO
C
IN
, C
OUT
I
CC
读
I
CC
写
I
CCS
F
CLK
T
长实
T
CKL
T
CSS
T
CSH
T
CSL
T
DIS
T
DIH
T
PD
T
CZ
T
SV
T
WC
T
EC
T
WL
—
—
2.0
0.7 VCC
-0.3
-0.3
—
—
2.4
Vcc-0.2
-10
-10
—
—
—
—
—
250
250
50
0
250
100
100
—
—
—
—
—
—
1M
10M
VCC +1
VCC +1
0.8
0.2的Vcc
0.4
0.2
—
—
10
10
7
1
500
3
100
30
2
1
—
—
—
—
—
—
—
400
100
500
10
15
30
—
—
V
V
V
V
V
V
V
V
A
A
pF
mA
A
mA
A
A
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ms
ms
ms
周期
V
CC
≥
2.7V
V
CC
＆ LT ; 2.7V
V
CC
≥
2.7V
V
CC
＆ LT ; 2.7V
I
OL
= 2.1毫安; VCC = 4.5V
I
OL
=100
A; VCC = VCC最小值。
I
OH
= -400
A; VCC = 4.5V
I
OH
= -100
A; VCC = VCC最小值。
V
IN
= 0.1V到Vcc
V
OUT
= 0.1V到Vcc
V
IN
/V
OUT
= 0 V （注1 & 3 ）
TAMB = 25
°
C，F
CLK
= 1兆赫
F
CLK
= 2 MHz的; VCC = 6.0V
F
CLK
= 1 MHz的; VCC = 3.0V
F
CLK
= 2 MHz的; VCC = 6.0V （注3 ）
CLK = CS = 0V ; VCC = 6.0V
CLK = CS = 0V ; VCC = 3.0V
VCC
≥
4.5V
VCC < 4.5V
相对于CLK
相对于CLK
相对于CLK
相对于CLK
C
L
= 100 pF的
C
L
= 100pF的（注3）
C
L
= 100 pF的
擦/写模式（注2 ）
ERAL模式
WRAL模式
25
°
C， VCC = 5.0V ，块模式（注4 ）
这个参数在环境温度Tamb测试= 25°C和F
CLK
= 1兆赫。
典型的程序循环时间为每字4毫秒。
此参数是周期性采样，而不是100 ％测试。
此应用程序没有进行测试，但性能可以保证。对于一个特定的应用程序估计耐用性
化，请咨询可在我们的BBS或网站获得的总耐力模式。
DS11168L第2页
1997 Microchip的技术公司
93LC46/56/66
2.0
2.1
引脚说明
片选（ CS ）
2.3
数据输入（ DI）的
数据输入（ DI ）用于时钟起始位，操作码，
地址和数据同步的CLK输入。
高水平的选择装置。低电平释放的
设备，并将其部队进入待机模式。然而，一个亲
编程周期中已启动和/或在
进度将完成，无论CS输入
信号。如果CS在一个程序循环带来的低，
设备将尽快进入待机模式为亲
编程周期结束。
CS必须为低电平250 ns最小（T
CSL
）之间
连续的指令。当CS为低时，内部CON-
控制逻辑处于复位状态保持。
2.4
数据输出（ DO ）
数据输出（DO ）是用于在读模式，以输出数据
同步的CLK输入（T
PD
该位置后，
CLK的边缘略去） 。
该引脚还提供READY / BUSY状态信息
在擦除和写入周期。 READY / BUSY台站
土族信息可在DO引脚，当CS为
是低最低的片选后所带来的高
低的时间（T
CSL
）和擦除或写入操作有
已经启动。
状态信号不可用的呢，如果CS保持
低或者在整个写或擦除周期高点。在
其他所有个案都处于高阻态。如果状态
擦除/写周期后检查，上拉
电阻上的DO需要读取READY信号。
2.2
串行时钟（CLK ）
串行时钟（CLK） ，用于同步的COM
一个主设备和93LCXX之间的通信。
操作码，地址和数据位的移入
CLK的上升沿。数据位也同步输出
在CLK的上升沿。
CLK可以在任何位置中的发送停止
序列（高或低电平） ，并且可以持续
随时随地相对于时钟高电平时间（T
长实
）和
时钟低电平时间（T
CKL
） 。这使得控制主
自由地准备操作码，地址和数据。
CLK是一个“不关心” ，如果CS为低电平（释放器件） 。
如果CS为高，但启动条件一直没有
检测到的，可以接收任意数量的时钟周期
通过在不改变其状态的设备（如等待
为启动条件） 。
的过程中，不需要考虑CLK周期自定时
WRITE （即，自动擦/写）周期。
在检测到启动条件，在特定网络版num-
时钟周期的误码率（分别为从低到高的转换
CLK的）必须被提供。这些时钟周期是
在所有需要的操作码，地址需要的时钟，
和数据位的指令执行前
（表2-1，表2-6 ） 。 CLK和DI则成为不
保健输入等待新的启动条件是
检测到。
注意：
CS必须变为低电平之间的连续
指令。
2.5
组织（ ORG ）
当ORG被连接到V
SS
中， （ X8 ）的内存组织
化选择。当ORG接VCC或
FL oated的（ X16 ）内存组织被选中。
ORG只能FL oated为1 MHz的时钟速度或
少的（ X16 ）内存组织。时钟
速度大于1 MHz时， ORG必须连接到VCC
或V
SS
.
1997 Microchip的技术公司
DS11168L第3页
93LC46/56/66
表2-1
指令
抹去
ERAL
EWDS
EWEN
读
写
WRAL
指令集93LC46 ： ORG = 0 （X 8 ORGANIZATION ）
SB
1
1
1
1
1
1
1
操作码
11
00
00
00
10
01
00
地址
A6 A5 A4 A3 A2 A1 A0
1 0 X X X X X
0 0 X X X X X
1 1 X X X X X
A6 A5 A4 A3 A2 A1 A0
A6 A5 A4 A3 A2 A1 A0
0 1 X X X X X
DATA IN
—
—
—
—
—
D7 - D0
D7 - D0
数据输出
（ RDY / BSY ）
（ RDY / BSY ）
高-Z
高-Z
D7 - D0
（ RDY / BSY ）
（ RDY / BSY ）
所需物品。 CLK周期
10
10
10
10
18
18
18
表2-2
指令
抹去
ERAL
EWDS
EWEN
读
写
WRAL
指令集93LC46 ： ORG = 1 （X 16 ORGANIZATION ）
SB
1
1
1
1
1
1
1
操作码
11
00
00
00
10
01
00
地址
A5 A4 A3 A2 A1 A0
1 0 X X X X
0 0 X X X X
1 1 X X X X
A5 A4 A3 A2 A1 A0
A5 A4 A3 A2 A1 A0
0 1 X X X X
DATA IN
—
—
—
—
—
D15 - D0
D15 - D0
数据输出
（ RDY / BSY ）
（ RDY / BSY ）
高-Z
高-Z
D15 - D0
（ RDY / BSY ）
（ RDY / BSY ）
所需物品。 CLK周期
9
9
9
9
25
25
25
表2-3
指令
抹去
ERAL
EWDS
EWEN
读
写
WRAL
指令集93LC56 ： ORG = 0 （X 8 ORGANIZATION ）
SB
1
1
1
1
1
1
1
操作码
11
00
00
00
10
01
00
地址
X A7 A6 A5 A4 A3 A2 A1 A0
1 0 X X X X X X X
0 0 X X X X X X X
1 1 X X X X X X X
X A7 A6 A5 A4 A3 A2 A1 A0
X A7 A6 A5 A4 A3 A2 A1 A0
0 1 X X X X X X X
DATA IN
—
—
—
—
—
D7 - D0
D7 - D0
数据输出
（ RDY / BSY ）
（ RDY / BSY ）
高-Z
高-Z
D7 - D0
（ RDY / BSY ）
（ RDY / BSY ）
所需物品。 CLK周期
12
12
12
12
20
20
20
表2-4
指令
抹去
ERAL
EWDS
EWEN
读
写
WRAL
指令集93LC56 ： ORG = 1 （X 16 ORGANIZATION ）
SB
1
1
1
1
1
1
1
操作码
11
00
00
00
10
01
00
地址
X A6 A5 A4 A3 A2 A1 A0
1 0 X X X X X X
0 0 X X X X X X
1 1 X X X X X X
X A6 A5 A4 A3 A2 A1 A0
X A6 A5 A4 A3 A2 A1 A0
0 1 X X X X X X
DATA IN
—
—
—
—
—
D15 - D0
D15 - D0
数据输出
（ RDY / BSY ）
（ RDY / BSY ）
高-Z
高-Z
D15 - D0
（ RDY / BSY ）
（ RDY / BSY ）
所需物品。 CLK周期
11
11
11
11
27
27
27
表2-5
指令
抹去
ERAL
EWDS
EWEN
读
写
WRAL
指令集93LC66 ： ORG = 0 （X 8 ORGANIZATION ）
SB
1
1
1
1
1
1
1
操作码
11
00
00
00
10
01
00
地址
A8 A7 A6 A5 A4 A3 A2 A1 A0
1 0 X X X X X X X
0 0 X X X X X X X
1 1 X X X X X X X
A8 A7 A6 A5 A4 A3 A2 A1 A0
A8 A7 A6 A5 A4 A3 A2 A1 A0
0 1 X X X X X X X
DATA IN
—
—
—
—
—
D7 - D0
D7 - D0
数据输出
（ RDY / BSY ）
（ RDY / BSY ）
高-Z
高-Z
D7 - D0
（ RDY / BSY ）
（ RDY / BSY ）
所需物品。 CLK周期
12
12
12
12
20
20
20
表2-6
指令
读
EWEN
抹去
ERAL
写
WRAL
EWDS
指令集93LC66 ： ORG = 1 （X 16 ORGANIZATION ）
SB
1
1
1
1
1
1
1
操作码
10
00
11
00
01
00
00
地址
A7 A6 A5 A4 A3 A2 A1 A0
1 1 X X X X X X
A7 A6 A5 A4 A3 A2 A1 A0
1 0 X X X X X X
A7 A6 A5 A4 A3 A2 A1 A0
0 1 X X X X X X
0 0 X X X X X X
DATA IN
—
—
—
—
D15 - D0
D15 - D0
—
数据输出
D15 - D0
高-Z
（ RDY / BSY ）
（ RDY / BSY ）
（ RDY / BSY ）
（ RDY / BSY ）
高-Z
所需物品。 CLK周期
27
11
11
11
27
27
11
DS11168L第4页
1997 Microchip的技术公司
93LC46/56/66
3.0
功能说明
3.2
数据输入（ DI）和数据输出（ DO）的
当它被连接到地，所述的（x8）组织是
选择。当ORG引脚连接到VCC时，
（ X16 ）的组织被选中。指令，地址
和写入数据移入的上升DI引脚
的时钟（CLK）的边缘。 DO引脚为常举行
一个高阻态，从读取数据时除外
设备或检查READY / BUSY状态时，能很好地协同
荷兰国际集团编程操作。该READY / BUSY
状态可以在擦除/写操作进行校验网络版
化通过查询DO引脚; DO低表明亲
编程仍在进行中，而做高表示
该设备已准备就绪。在DO将进入高阻态
在CS的下降沿。
它可以连接所述数据输入（ DI）和数据输出
（ DO ）引脚连接在一起。然而，这种配置，如果
A0为逻辑高电平时，它有可能为一个“总线CON FL信通”
出现了“假零”它出现在中
读操作。在这种条件下的电压
见于DO水平是理解过程把音响定义和将取决于
的数据输出相对阻抗，并在信号源
驾驶A0 。的更高的电流源能力
A0 ，在DO引脚上的电压越高。
3.3
数据保护
3.1
启动条件
START位是由设备，如果CS和DI检测
都是高电平相对于CLK的上升沿
对于科幻RST时间。
之前检测到启动条件， CS ， CLK和DI
在任何组合可以改变（除非是一
启动条件） ，而不会导致任何设备能操作
通报BULLETIN （读，写，擦除， EWEN ， EWDS ， ERAL ，
和WRAL ） 。当CS为高电平时，该装置是不
在待机模式下更长的时间。
一个指令到启动条件将只
如果所需的操作码量执行
地址和数据位的任何特定指令是
移入。
在指令执行（即时钟或缩小后
最后需要的地址或数据位） CLK和DI
成为不在乎位，直到一个新的START条件
检测到。
在上电期间，所有的编程操作模式
被禁止，直到VCC达到的水平大于
1.4V 。在掉电模式下，源数据保护
电路的作用是抑制所有的编程模式时，
VCC已经跌破1.4V标称条件。
擦除/写入禁止（EWDS ）和擦除/
写使能（ EWEN ）命令提供额外的亲
tection对去甲期间发生意外编程
MAL操作。
上电后，设备会自动在
EWDS模式。因此， EWEN指令必须是
任何擦除或写入指令之前执行的可
被执行。
图3-1：
CS
同步数据时序
V
IH
V
IL
V
IH
T
CSS
T
长实
T
CKL
T
CSH
CLK
V
IL
T
DIS
V
IH
DI
V
IL
T
PD
DO
（READ ）
V
OH
V
OL
T
SV
状态有效
T
CZ
T
PD
T
CZ
T
DIH
尽诉
OH
（ PROGRAM ）
V
OL
1997 Microchip的技术公司
DS11168L第5页
QQ：800888908 复制
