www.ti.com
SN74LVCE161284
19位IEEE STD 1284转换收发器
无差错POWER UP
SCES541 - 2004年1月 - 修订2005年3月
特点
自动启动功能防止打印机
错误当打印机被打开，但没有
有效信号在A9- A13引脚
1.4 kΩ的上拉电阻集成在所有
开漏输出，省去了
分立电阻
专为IEEE标准1284 -I （ Level-1的类型）
和IEEE标准1284 - II （ Level-2的类型）电气
特定网络阳离子
流通结构优化PCB
布局
I
关闭
和供电三态支持热
插入
闭锁性能超过100mA的每
JESD 78 ， II类
ESD保护
–
±4
千伏 - 人体模型
–
±8
千伏 - IEC 61000-4-2 ，接触放电
（连接器引脚）
–
±15
千伏 - IEC 61000-4-2气隙放电
（连接器引脚）
–
±15
千伏 - 人体模型
（连接器引脚）
DGG或DL包装
（ TOP VIEW ）
HD
A9
A10
A11
A12
A13
V
CC
A1
A2
GND
A3
A4
A5
A6
GND
A7
A8
V
CC
PERI逻辑 -
A14
A15
A16
A17
HOST LOGIC OUT
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
DIR
Y9
Y10
Y11
Y12
Y13
V
CC
电缆
B1
B2
GND
B3
B4
B5
B6
GND
B7
B8
V
CC
电缆
PERI LOGIC OUT
C14
C15
C16
C17
HOST逻辑 -
描述/订购信息
该SN74LVCE161284是专为3 - V至3.6 V V
CC
操作。该器件提供了异步双向
数据总线之间的通信。控制功能实现最大限度地减少外部定时
要求。
该器件具有8位双向;数据可以在A到B的方向流动时的方向控制输入（ DIR）的
高，在B到A的方向时， DIR为低。该器件还具有五个驱动器，驱动电缆侧
四个接收器。该SN74LVCE161284已经一个接收器专用于主机逻辑线和驱动程序来驱动
围逻辑。
订购信息
T
A
0 ° C至70℃
SSOP - DL
TSSOP - DGG
(1)
包
(1)
管
磁带和卷轴
磁带和卷轴
订购型号
SN74LVCE161284DL
SN74LVCE161284DLR
SN74LVCE161284DGGR
顶部端标记
LVCE161284
LVCE161284
包装图纸，标准包装数量，热数据，符号和PCB设计指南可在
www.ti.com/sc/package 。
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有 2004-2005 ，德州仪器
SN74LVCE161284
19位IEEE STD 1284转换收发器
无差错POWER UP
SCES541 - 2004年1月 - 修订2005年3月
www.ti.com
描述/订购信息（续）
输出驱动器模式是由高驱动器（HD）的控制销来确定。当HD为高电平时，输出处于
图腾柱结构，以及在开漏配置时，高清低。这满足驱动要求
作为IEEE标准1284 -I （级别1型）和IEEE标准1284 - II （ 2级型）并行外设接口指定
规格。除了主机LOGIC IN和外围逻辑输出（ PERI LOGIC OUT ） ，所有的电缆端引脚具有
一个1.4 kΩ的集成上拉电阻。上拉电阻器被关闭，如果相关的输出驱动器在低
状态，或者如果输出电压高于V
CC
CABLE 。如果V
CC
连接线已脱落， PERI LOGIC OUT设置为低。
该装置具有两个电源电压。 V
CC
是专为3 - V至3.6 V的操作。 V
CC
电缆提供的输入
与电缆侧的输出缓冲器仅是专为3 - V至3.6 V和4.7 V至5.5 V的操作。连
当V
CC
CABLE为3 V至3.6 V ，电缆侧I / O引脚5 -V宽容。
在Y输出（ Y9 - Y13 ）继续掌权后高的状态，直到一个相关的输入（ A9 - A13 ）变高。
当相关联的输入变为高电平时，所有的Y输出被激活，以及联系的同相的信号
输入到Y输出端驱动。这种特殊的功能，可防止因解除报警打印机系统错误
BUSY信号在功率上的电缆。
功能表
输入
DIR
L
L
H
H
HD
L
H
L
H
产量
漏极开路
图腾柱
图腾柱
漏极开路
图腾柱
图腾柱
模式
A9 -A13至Y9 ， Y13和PERI逻辑 - 以PERI LOGIC OUT
B1 B8至A1 -A8和C14- C17与A14 -A17
B1- B8为A1 -A8 ， A9 -A13至Y9 ， Y13 ， PERI逻辑 - 以PERI LOGIC OUT ，和C14 - C17与A14 -A17
A1 -A8为B1- B8 ， A9 -A13为Y9 ， Y13和PERI逻辑 - 以PERI LOGIC OUT
C14- C17与A14 -A17
A1 -A8为B1- B8 ， A9 -A13为Y9 ， Y13 ， C14 - C17到A14 - A17 ，和PERI逻辑 - 以PERI LOGIC OUT
2
www.ti.com
SN74LVCE161284
19位IEEE STD 1284转换收发器
无差错POWER UP
SCES541 - 2004年1月 - 修订2005年3月
逻辑图
V
CC
电缆
DIR
HD
42
48
1
另请注意一个
另请注意一个
见注释B
A1-A8
B1-B8
A9-A13
Y9-Y13
SEE
注意：C
PERI逻辑 -
19
30
PERI LOGIC OUT
A14-A17
24
25
C14-C17
HOST LOGIC OUT
HOST逻辑 -
注：A PMOS晶体管防止反向驱动电流从信号引脚到V
CC
CABLE当V
CC
电缆开路或接地。该
PMOS晶体管被关断时，相关联的驱动程序是处于低状态。
B中的PMOS晶体管可以防止反向驱动电流从信号引脚到V
CC
CABLE当V
CC
电缆开路或接地。
C.主动输入检测电路势力Y9 ， Y13到高的状态上电后，直到A9 - A13的一个变高（见图1） 。
3
SN74LVCE161284
19位IEEE STD 1284转换收发器
无差错POWER UP
SCES541 - 2004年1月 - 修订2005年3月
www.ti.com
D
A9
A10
A11
A12
A13
定时器
C
R
Q
OUT
自动上电
有源输入检测电路
V
CC
= 3.3 V
V
CC
CABLE = 5 V
T
A
= 25°C
TYP = 80 ns的
V
CC
和V
CC
电缆
700 ns（典型值）
A
n
（A9 -A13中的一个）
50% V
CC
最初的激活时间
Y9 ， Y13其他除Y
n
50% V
CC
电缆
注答：一个A9 - A13的切换如上图所示，其他四个输入被迫低状态。
图1.无错电路时序
4
www.ti.com
SN74LVCE161284
19位IEEE STD 1284转换收发器
无差错POWER UP
SCES541 - 2004年1月 - 修订2005年3月
绝对最大额定值
(1)
在工作自由空气的温度范围内（除非另有说明）
民
V
CC
电缆电源电压范围
V
CC
V
I
,
V
O
I
IK
I
OK
I
O
电源电压范围
输入和输出电压范围
输入钳位电流
输出钳位电流
连续输出电流
连续电流通过每个V
CC
或GND
I
SK
θ
JA
T
英镑
(1)
(2)
(3)
(4)
输出高灌电流
封装的热阻抗
(4)
存储温度范围
V
O
= 5.5 V和V
CC
CABLE = 3 V
DGG包装
DL包装
–65
电缆端
(2) (3)
外设
V
I
＆ LT ; 0
V
O
＆ LT ; 0
除了PERI LOGIC OUT
PERI LOGIC OUT
SIDE
(2)
–0.5
–0.5
–2
–0.5
最大
7
4.6
7
V
CC
+ 0.5
–20
–50
±50
±100
±200
65
70
63
150
单位
V
V
V
V
mA
mA
mA
mA
mA
mA
° C / W
°C
超越那些在"absolute最大ratings"上市的强调可能会造成永久性损坏设备。这些压力额定值
只，而根据"recommended操作指示的装置，在这些或超出任何其他条件的功能操作
conditions"是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
如果输入和输出电流额定值是所观察到的输入和输出电压额定值可能被超过。
交流输入电压的脉冲持续时间被限制为40纳秒如果振幅大于-0.5V。
封装的热阻抗的计算按照JESD 51-7 。
推荐工作条件
(1)
民
V
CC
CABLE电源电压为电缆侧，V
CC
电缆
≥
V
CC
V
CC
电源电压
A，B ， DIR和HD
V
IH
高电平输入电压
C14–C17
HOST逻辑 -
PERI逻辑 -
A，B ， DIR和HD
V
IL
低电平输入电压
C14–C17
HOST逻辑 -
PERI逻辑 -
V
I
V
O
I
OH
输入电压
漏极开路输出电压
高电平输出电流
周侧
电缆端
高清低
HD高，B和Y输出
A输出和HOST LOGIC OUT
PERI LOGIC OUT
B和Y输出
I
OL
T
A
(1)
低电平输出电流
工作自由空气的温度
A输出和HOST LOGIC OUT
PERI LOGIC OUT
0
0
0
0
3
3
2
2.3
2.6
2
0.8
0.8
1.6
0.8
V
CC
5.5
5.5
–14
–4
–0.5
14
4
84
70
°C
mA
mA
V
V
V
V
最大
5.5
3.6
单位
V
V
该设备的所有未使用的输入必须在V举行
CC
或GND，以确保器件正常工作。请参阅TI申请报告，
慢或浮动CMOS输入的影响，
文献编号SCBA004 。
5
www.ti.com
SN74LVCE161284
19位IEEE STD 1284转换收发器
无差错POWER UP
SCES541 - 2004年1月 - 修订2005年3月
特点
自动启动功能防止打印机
错误当打印机被打开，但没有
有效信号在A9- A13引脚
1.4 kΩ的上拉电阻集成在所有
开漏输出，省去了
分立电阻
专为IEEE标准1284 -I （ Level-1的类型）
和IEEE标准1284 - II （ Level-2的类型）电气
特定网络阳离子
流通结构优化PCB
布局
I
关闭
和供电三态支持热
插入
闭锁性能超过100mA的每
JESD 78 ， II类
ESD保护
–
±4
千伏 - 人体模型
–
±8
千伏 - IEC 61000-4-2 ，接触放电
（连接器引脚）
–
±15
千伏 - IEC 61000-4-2气隙放电
（连接器引脚）
–
±15
千伏 - 人体模型
（连接器引脚）
DGG或DL包装
（ TOP VIEW ）
HD
A9
A10
A11
A12
A13
V
CC
A1
A2
GND
A3
A4
A5
A6
GND
A7
A8
V
CC
PERI逻辑 -
A14
A15
A16
A17
HOST LOGIC OUT
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
DIR
Y9
Y10
Y11
Y12
Y13
V
CC
电缆
B1
B2
GND
B3
B4
B5
B6
GND
B7
B8
V
CC
电缆
PERI LOGIC OUT
C14
C15
C16
C17
HOST逻辑 -
描述/订购信息
该SN74LVCE161284是专为3 - V至3.6 V V
CC
操作。该器件提供了异步双向
数据总线之间的通信。控制功能实现最大限度地减少外部定时
要求。
该器件具有8位双向;数据可以在A到B的方向流动时的方向控制输入（ DIR）的
高，在B到A的方向时， DIR为低。该器件还具有五个驱动器，驱动电缆侧
四个接收器。该SN74LVCE161284已经一个接收器专用于主机逻辑线和驱动程序来驱动
围逻辑。
订购信息
T
A
0 ° C至70℃
SSOP - DL
TSSOP - DGG
(1)
包
(1)
管
磁带和卷轴
磁带和卷轴
订购型号
SN74LVCE161284DL
SN74LVCE161284DLR
SN74LVCE161284DGGR
顶部端标记
LVCE161284
LVCE161284
包装图纸，标准包装数量，热数据，符号和PCB设计指南可在
www.ti.com/sc/package 。
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有 2004-2005 ，德州仪器
SN74LVCE161284
19位IEEE STD 1284转换收发器
无差错POWER UP
SCES541 - 2004年1月 - 修订2005年3月
www.ti.com
描述/订购信息（续）
输出驱动器模式是由高驱动器（HD）的控制销来确定。当HD为高电平时，输出处于
图腾柱结构，以及在开漏配置时，高清低。这满足驱动要求
作为IEEE标准1284 -I （级别1型）和IEEE标准1284 - II （ 2级型）并行外设接口指定
规格。除了主机LOGIC IN和外围逻辑输出（ PERI LOGIC OUT ） ，所有的电缆端引脚具有
一个1.4 kΩ的集成上拉电阻。上拉电阻器被关闭，如果相关的输出驱动器在低
状态，或者如果输出电压高于V
CC
CABLE 。如果V
CC
连接线已脱落， PERI LOGIC OUT设置为低。
该装置具有两个电源电压。 V
CC
是专为3 - V至3.6 V的操作。 V
CC
电缆提供的输入
与电缆侧的输出缓冲器仅是专为3 - V至3.6 V和4.7 V至5.5 V的操作。连
当V
CC
CABLE为3 V至3.6 V ，电缆侧I / O引脚5 -V宽容。
在Y输出（ Y9 - Y13 ）继续掌权后高的状态，直到一个相关的输入（ A9 - A13 ）变高。
当相关联的输入变为高电平时，所有的Y输出被激活，以及联系的同相的信号
输入到Y输出端驱动。这种特殊的功能，可防止因解除报警打印机系统错误
BUSY信号在功率上的电缆。
功能表
输入
DIR
L
L
H
H
HD
L
H
L
H
产量
漏极开路
图腾柱
图腾柱
漏极开路
图腾柱
图腾柱
模式
A9 -A13至Y9 ， Y13和PERI逻辑 - 以PERI LOGIC OUT
B1 B8至A1 -A8和C14- C17与A14 -A17
B1- B8为A1 -A8 ， A9 -A13至Y9 ， Y13 ， PERI逻辑 - 以PERI LOGIC OUT ，和C14 - C17与A14 -A17
A1 -A8为B1- B8 ， A9 -A13为Y9 ， Y13和PERI逻辑 - 以PERI LOGIC OUT
C14- C17与A14 -A17
A1 -A8为B1- B8 ， A9 -A13为Y9 ， Y13 ， C14 - C17到A14 - A17 ，和PERI逻辑 - 以PERI LOGIC OUT
2
www.ti.com
SN74LVCE161284
19位IEEE STD 1284转换收发器
无差错POWER UP
SCES541 - 2004年1月 - 修订2005年3月
逻辑图
V
CC
电缆
DIR
HD
42
48
1
另请注意一个
另请注意一个
见注释B
A1-A8
B1-B8
A9-A13
Y9-Y13
SEE
注意：C
PERI逻辑 -
19
30
PERI LOGIC OUT
A14-A17
24
25
C14-C17
HOST LOGIC OUT
HOST逻辑 -
注：A PMOS晶体管防止反向驱动电流从信号引脚到V
CC
CABLE当V
CC
电缆开路或接地。该
PMOS晶体管被关断时，相关联的驱动程序是处于低状态。
B中的PMOS晶体管可以防止反向驱动电流从信号引脚到V
CC
CABLE当V
CC
电缆开路或接地。
C.主动输入检测电路势力Y9 ， Y13到高的状态上电后，直到A9 - A13的一个变高（见图1） 。
3
SN74LVCE161284
19位IEEE STD 1284转换收发器
无差错POWER UP
SCES541 - 2004年1月 - 修订2005年3月
www.ti.com
D
A9
A10
A11
A12
A13
定时器
C
R
Q
OUT
自动上电
有源输入检测电路
V
CC
= 3.3 V
V
CC
CABLE = 5 V
T
A
= 25°C
TYP = 80 ns的
V
CC
和V
CC
电缆
700 ns（典型值）
A
n
（A9 -A13中的一个）
50% V
CC
最初的激活时间
Y9 ， Y13其他除Y
n
50% V
CC
电缆
注答：一个A9 - A13的切换如上图所示，其他四个输入被迫低状态。
图1.无错电路时序
4
www.ti.com
SN74LVCE161284
19位IEEE STD 1284转换收发器
无差错POWER UP
SCES541 - 2004年1月 - 修订2005年3月
绝对最大额定值
(1)
在工作自由空气的温度范围内（除非另有说明）
民
V
CC
电缆电源电压范围
V
CC
V
I
,
V
O
I
IK
I
OK
I
O
电源电压范围
输入和输出电压范围
输入钳位电流
输出钳位电流
连续输出电流
连续电流通过每个V
CC
或GND
I
SK
θ
JA
T
英镑
(1)
(2)
(3)
(4)
输出高灌电流
封装的热阻抗
(4)
存储温度范围
V
O
= 5.5 V和V
CC
CABLE = 3 V
DGG包装
DL包装
–65
电缆端
(2) (3)
外设
V
I
＆ LT ; 0
V
O
＆ LT ; 0
除了PERI LOGIC OUT
PERI LOGIC OUT
SIDE
(2)
–0.5
–0.5
–2
–0.5
最大
7
4.6
7
V
CC
+ 0.5
–20
–50
±50
±100
±200
65
70
63
150
单位
V
V
V
V
mA
mA
mA
mA
mA
mA
° C / W
°C
超越那些在"absolute最大ratings"上市的强调可能会造成永久性损坏设备。这些压力额定值
只，而根据"recommended操作指示的装置，在这些或超出任何其他条件的功能操作
conditions"是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
如果输入和输出电流额定值是所观察到的输入和输出电压额定值可能被超过。
交流输入电压的脉冲持续时间被限制为40纳秒如果振幅大于-0.5V。
封装的热阻抗的计算按照JESD 51-7 。
推荐工作条件
(1)
民
V
CC
CABLE电源电压为电缆侧，V
CC
电缆
≥
V
CC
V
CC
电源电压
A，B ， DIR和HD
V
IH
高电平输入电压
C14–C17
HOST逻辑 -
PERI逻辑 -
A，B ， DIR和HD
V
IL
低电平输入电压
C14–C17
HOST逻辑 -
PERI逻辑 -
V
I
V
O
I
OH
输入电压
漏极开路输出电压
高电平输出电流
周侧
电缆端
高清低
HD高，B和Y输出
A输出和HOST LOGIC OUT
PERI LOGIC OUT
B和Y输出
I
OL
T
A
(1)
低电平输出电流
工作自由空气的温度
A输出和HOST LOGIC OUT
PERI LOGIC OUT
0
0
0
0
3
3
2
2.3
2.6
2
0.8
0.8
1.6
0.8
V
CC
5.5
5.5
–14
–4
–0.5
14
4
84
70
°C
mA
mA
V
V
V
V
最大
5.5
3.6
单位
V
V
该设备的所有未使用的输入必须在V举行
CC
或GND，以确保器件正常工作。请参阅TI申请报告，
慢或浮动CMOS输入的影响，
文献编号SCBA004 。
5
QQ：2881677436 复制
