集成电路
数据表
74LVC162374A ; 74LVCH162374A
16位边沿触发的D型
触发器30
系列终端
电阻器; 5 V输入/输出宽容;
3-state
产品speci fi cation
在集成电路， IC24文件
1999年8月05
飞利浦半导体
产品speci fi cation
16位边沿触发的D型佛罗里达州的ip-佛罗里达州运30
系列
74LVC162374A;
终端电阻; 5 V输入/输出宽容;三态74LVCH162374A
特点
ESD保护：
HBM EIA / JESD22 - A114 -A
超过2000伏
MM EIA / JESD22 - A115 -A
超过200 V
5 V容限输入/输出
与5 V逻辑接口
宽电源电压范围
1.2 3.6 V
符合JEDEC标准
没有。 8-1A
CMOS低功耗
MULTIBYTE 流通
标准引脚输出架构
低电感多个电源和
接地引脚的最小噪声和
地反弹
直接接口与TTL电平
所有的数据输入有总线保持
（ 74LVCH162374A只）
高阻抗当V
CC
= 0
断电禁用输出，
允许带电插拔。
功能表
见注1 。
输入
操作模式
诺埃
加载和读取寄存器
锁存器和输出禁用
记
1. H =高电压电平;
H =高电平电压电平一个建立时间之前的高到低的LE的过渡;
L =低电压电平;
升=低电压电平的一个建立时间之前的高到低的LE的过渡;
Z =高阻关断状态;
↑
=低到高CP的过渡。
L
L
H
H
NCP
↑
↑
↑
↑
nD
n
l
h
l
h
国内
倒装FL OPS
L
H
L
H
输出
Q
0
以Q
7
L
H
Z
Z
描述
该74LVC （H ） 162374A是一个16位边沿触发触发器设有独立
D型输入，每个触发器和三态输出的总线型应用。
该74LVC162374A由2段8边沿触发的触发器。
时钟（ CP）的输入端和一个输出使能（OE ）被提供用于每个八进制。
输入可驱动无论从3.3或5 V设备。三态运行，
输出可以处理5 V.这些特征允许在使用这些设备的
混合3.3和5 V环境。
触发器将存储的它们各自的D输入端，以满足该组向上的状态
并保持在低到高CP的过渡时间要求。
当OE为低电平时，触发器的内容可在输出端。
当OE为高电平时，输出为高阻关断状态。
将OE输入的操作不影响触发器的状态。
该74LVCH162374A总线保持数据输入，无需外部上拉
电阻持有未使用的输入。
该74LVC （H） 162374A设计有30
串联端接电阻
高和低输出级，以减少线路噪音。
1999年8月05
2
飞利浦半导体
产品speci fi cation
16位边沿触发的D型佛罗里达州的ip-佛罗里达州运30
系列
终端电阻; 5 V输入/输出宽容;三态
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
≤
2.5纳秒。
符号
t
PHL
/t
PLH
f
最大
C
I
C
PD
记
1. C
PD
被用于确定所述动态功耗（P
D
in
W).
P
D
= C
PD
×
V
CC2
×
f
i
+
∑
(C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率;
f
o
=以MHz输出频率;
∑
(C
L
×
V
CC2
×
f
o
） =产出的总和;
C
L
=以pF输出负载电容;
V
CC
=在伏的电源电压。
订购信息
包
北外
AMERICA
74LVC162374ADL
74LVC162374ADGG
74LVCH162374ADL
74LVCH162374ADGG
钉扎
针
1
2, 3, 5, 6, 8, 9, 11, 12
4, 10, 15, 21, 28, 34, 39, 45
7, 18, 31, 42
24
25
1OE
1Q
0
要1Q
7
GND
V
CC
2OE
2CP
符号
三态FL IP- FL运算输出
接地（ 0 V ）
直流电源电压
三态FL IP- FL运算输出
输出使能输入（低电平有效）
时钟输入
数据输入
数据输入
时钟输入
北美
VC162374A DL
VC162374A DGG
VCH162374A DL
VCH162374A DGG
温度
范围
40
+85
°C
引脚
48
48
48
48
包
SSOP
TSSOP
SSOP
TSSOP
参数
传播延迟CP到Q
n
最大时钟频率
输入电容
每个功率耗散电容
FL IP- FL运
V
CC
= 3.3 V ;注1
条件
C
L
= 50 pF的; V
CC
= 3.3 V
74LVC162374A;
74LVCH162374A
典型
3.8
150
5.0
30
ns
单位
兆赫
pF
pF
材料
塑料
塑料
塑料
塑料
CODE
SOT370-1
SOT362-1
SOT370-1
SOT362-1
描述
输出使能输入（低电平有效）
13, 14, 16, 17, 19, 20, 22, 23 2Q
0
到2Q
7
36, 35, 33, 32, 30, 29, 27, 26 2D
0
以2D
7
47, 46, 44, 43, 41, 40, 38, 37 1D
0
到1D
7
48
1CP
1999年8月05
3
飞利浦半导体
产品speci fi cation
16位边沿触发的D型佛罗里达州的ip-佛罗里达州运30
系列
终端电阻; 5 V输入/输出宽容;三态
74LVC162374A;
74LVCH162374A
手册， halfpage
10E中1
1Q0
1Q1
GND
1Q2
1Q3
VCC
1Q4
1Q5
2
3
4
5
6
7
8
9
48 1CP
47 1D0
46 1D1
45 GND
44 1D2
43 1D3
42 VCC
41 1D4
40 1D5
39 GND
38 1D6
37 1D7
1OE
47
46
44
43
41
40
38
37
36
35
36 2D0
35 2D1
34 GND
33 2D2
32 2D3
31 VCC
30 2D4
29 2D5
28 GND
27 2D6
26 2D7
25 2CP
MNA433
手册， halfpage
1
24
2OE
1Q0
1Q1
1Q2
1Q3
1Q4
1Q5
1Q6
1Q7
2Q0
2Q1
2Q2
2Q3
2Q4
2Q5
2Q6
2Q7
2CP
25
MNA434
1D0
1D1
1D2
1D3
1D4
1D5
1D6
1D7
2D0
2D1
2D2
2D3
2D4
2D5
2D6
2D7
1CP
48
2
3
5
6
8
9
11
12
13
14
16
17
19
20
22
23
GND 10
1Q6 11
1Q7 12
2Q0 13
2Q1 14
GND 15
2Q2 16
2Q3 17
VCC 18
2Q4 19
2Q5 20
GND 21
2Q6 22
2Q7 23
2OE 24
162374A
33
32
30
29
27
26
Fig.1引脚配置。
图2逻辑符号。
1999年8月05
4
飞利浦半导体
产品speci fi cation
16位边沿触发的D型佛罗里达州的ip-佛罗里达州运30
系列
终端电阻; 5 V输入/输出宽容;三态
74LVC162374A;
74LVCH162374A
手册，全页宽
1D0
D
CP
Q
1Q0
2D0
D
CP
Q
2Q0
FF1
FF2
1CP
1OE
TO 7其他渠道
2CP
2OE
TO 7其他渠道
MNA435
图3的逻辑图。
手册， halfpage
1OE
1CP
1
48
24
25
47
46
44
43
41
40
38
37
36
35
33
32
30
29
27
26
1EN
C3
2EN
C2
1D
1
2
3
5
6
8
9
11
12
2D
2
13
14
16
17
19
20
22
23
MNA436
2OE
2CP
1D0
1D1
1D2
1D3
1D4
1D5
1D6
1D7
2D0
2D1
2D2
2D3
2D4
2D5
2D6
2D7
1Q0
1Q1
1Q2
1Q3
1Q4
1Q5
1Q6
1Q7
2Q0
2Q1
2Q2
2Q3
2Q4
2Q5
2Q6
2Q7
MNA428
手册， halfpage
VCC
输入
内部电路
图4 IEC逻辑符号。
图5总线保持电路。
1999年8月05
5
QQ：2881677436 复制
