74HC154 ; 74HCT154
4至16线译码器/多路分解器
牧师06 - 2007年2月12日
产品数据表
1.概述
该74HC154 ; 74HCT154是高速硅栅CMOS器件，其引脚兼容
与低功率肖特基TTL （ LSTTL ） 。
该74HC154 ; 74HCT154解码器接受4高电平有效二进制地址输入，
提供16个互斥的低有效输出。两输入使浇口都可以使用
选通的解码器，以消除在输出端的正常解码“毛刺” ，或可以是
用于解码器的扩展。
使能门有两个输入端与运算必须为低电平，使输出。
该74HC154 ; 74HCT154可以通过使用一个被用作一个1至16多路分解器
使能输入的复用数据输入。
当其它使能输入为低电平时，输出处理将遵循的国家
应用数据。
2.特点
I
I
I
I
I
16路解复用功能
4个二进制编码输入解码成16互斥输出
符合JEDEC标准没有。 7A
从特定网络版
40 °C
+85
°C
和
40 °C
+125
°C
ESD保护：
N
HBM EIA / JESD22- A114D超过2000伏
N
MM EIA / JESD22 - A115 - A超过200 V
3.订购信息
表1中。
订购信息
包
温度范围名称
74HC154
74HC154N
74HC154D
74HC154DB
74HC154PW
40 °C
+125
°C
40 °C
+125
°C
40 °C
+125
°C
40 °C
+125
°C
DIP24
SO24
SSOP24
TSSOP24
塑料双列直插式封装; 24引线（ 600万）
塑料小外形封装; 24线索;车身宽度
7.5 mm
SOT101-1
SOT137-1
描述
VERSION
类型编号
塑料小外形封装; 24线索;车身宽度SOT340-1
5.3 mm
塑料薄小外形封装; 24线索;体
宽度4.4毫米
SOT355-1
恩智浦半导体
74HC154 ; 74HCT154
4至16线译码器/多路分解器
表1中。
订购信息
- 续
包
温度范围名称
描述
VERSION
40 °C
+125
°C
DHVQFN24塑料双列直插兼容的热增强型很瘦SOT815-1
四，在FL封装;没有线索; 24个终端;体
3.5
×
5.5
×
0.85 mm
DIP24
SO24
SSOP24
TSSOP24
塑料双列直插式封装; 24引线（ 600万）
塑料小外形封装; 24线索;车身宽度
7.5 mm
SOT101-1
SOT137-1
类型编号
74HC154BQ
74HCT154
74HCT154N
74HCT154D
40 °C
+125
°C
40 °C
+125
°C
74HCT154DB
40 °C
+125
°C
74HCT154PW
40 °C
+125
°C
74HCT154BQ
40 °C
+125
°C
塑料小外形封装; 24线索;车身宽度SOT340-1
5.3 mm
塑料薄小外形封装; 24线索;体
宽度4.4毫米
SOT355-1
DHVQFN24塑料双列直插兼容的热增强型很瘦SOT815-1
四，在FL封装;没有线索; 24个终端;体
3.5
×
5.5
×
0.85 mm
4.功能图
23
22
21
20
A0
A1
A2
A3
18
19
E0
解码器
E1
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
Y10 Y11 Y12 Y13 Y14 Y15
1
2
3
4
5
6
7
8
9
10
11
13
14
15
16
17
001aab071
图1.功能框图
74HC_HCT154_6
NXP B.V. 2007年保留所有权利。
产品数据表
牧师06 - 2007年2月12日
2 21
恩智浦半导体
74HC154 ; 74HCT154
4至16线译码器/多路分解器
5.管脚信息
5.1钢钉
74HC154BQ
74HCT154BQ
1号航站楼
索引区
Y1
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
1
2
3
4
5
6
7
8
9
24 V
CC
23 A0
22 A1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
2
3
4
5
6
7
8
9
V
CC
GND 12
(1)
24 V
CC
23 A0
22 A1
21 A2
20 A3
19 E1
18 E0
17 Y15
16 Y14
15 Y13
14 Y12
Y11 13
74HC154D
74HCT154D
74HC154DB
74HCT154DB
74HC154N
74HCT154N
74HC154PW
74HCT154PW
21 A2
20 A3
19 E1
18 E0
17 Y15
16 Y14
15 Y13
14 Y12
13 Y11
Y9 10
Y10 11
Y9 10
Y10 11
GND 12
001aab067
1
Y0
001aab068
透明的顶视图
（1）模具基体是利用连接到该垫
导电芯片粘接材料。它不能被用作
电源引脚或输入。
图5.引脚CON组fi guration为SO24 ， DIP24 ， SSOP24和
TSSOP24
图6.引脚CON组fi guration的DHVQFN24
5.2引脚说明
表2中。
符号
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
Y10
GND
Y11
Y12
74HC_HCT154_6
引脚说明
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
描述
数据输出（低电平有效）
数据输出（低电平有效）
数据输出（低电平有效）
数据输出（低电平有效）
数据输出（低电平有效）
数据输出（低电平有效）
数据输出（低电平有效）
数据输出（低电平有效）
数据输出（低电平有效）
数据输出（低电平有效）
数据输出（低电平有效）
接地（ 0 V ）
数据输出（低电平有效）
数据输出（低电平有效）
NXP B.V. 2007年保留所有权利。
产品数据表
牧师06 - 2007年2月12日
4 21
恩智浦半导体
74HC154 ; 74HCT154
4至16线译码器/多路分解器
表2中。
符号
Y13
Y14
Y15
E0
E1
A3
A2
A1
A0
V
CC
引脚说明
- 续
针
15
16
17
18
19
20
21
22
23
24
描述
数据输出（低电平有效）
数据输出（低电平有效）
数据输出（低电平有效）
使能输入（低电平有效）
使能输入（低电平有效）
地址输入
地址输入
地址输入
地址输入
电源电压
6.功能描述
表3中。
输入
H
H
L
L
H
L
H
L
X
X
X
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
[1]
功能表
[1]
产量
Y6
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
Y7
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
Y8
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
Y9
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
Y10 Y11 Y12 Y13 Y14 Y15
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
X
X
X
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
X
X
X
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
X
X
X
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
E0 E1 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5
H =高电压等级
L =低电压等级
X =不在乎。
74HC_HCT154_6
NXP B.V. 2007年保留所有权利。
产品数据表
牧师06 - 2007年2月12日
5 21
飞利浦半导体
产品speci fi cation
4至16线译码器/多路分解器
特点
16路解复用功能
4个二进制编码输入解码成一个16相互
独特的输出
符合JEDEC标准没有。 8-1 B
ESD保护：
HBM EIA / JESD22 - A114 -B超过2000伏
MM EIA / JESD22 - A115 - A超过200 V.
从指定的
40 °C
+85
°C
和
40 °C
+125
°C.
描述
74HC154 ; 74HCT154
该74HC154 ; 74HCT154是高速硅栅的CMOS
器件引脚与低功率肖特基兼容
TTL （ LSTTL ） 。它们是符合规定的
JEDEC标准没有。 7A 。
该74HC154 ; 74HCT154解码器接受四个活动
高二进制地址输入，并提供16个相互
独家低电平有效输出。两输入使能门
可用于选通的解码器，以消除正常
解码的输出“毛刺” ，或可被用于
扩展解码器。
使能门有两个输入端与运算必须是
低，使输出。
该74HC154 ; 74HCT154可以被用作一个1至16
解复用器采用的使能输入为1
复用的数据输入。
当其它的使能输入为低电平，被寻址的输出
将按照所施加的数据的状态。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
= 6纳秒。
典型
符号
t
PHL
/t
PLH
C
I
C
PD
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W).
P
D
= C
PD
×
V
CC2
×
f
i
×
N +
Σ(C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率;
f
o
=以MHz输出频率;
C
L
=以pF输出负载电容;
V
CC
=伏特的供电电压;
N =总负荷开关量输出;
Σ(C
L
×
V
CC2
×
f
o
） =的输出的总和。
2.对于74HC154的条件是V
I
= GND到V
CC
为74HCT154的条件为V
I
= GND到V
CC
1.5 V.
参数
传播延迟的，恩至Yn
输入电容
每门功率耗散电容
注1和2
条件
74HC154
C
L
= 15 pF的;
L
= 1 k;
V
CC
= 5 V
11
3.5
60
74HCT154
13
3.5
60
ns
pF
pF
单位
2004年10月12日
2
飞利浦半导体
产品speci fi cation
4至16线译码器/多路分解器
功能表
见注1 。
输入
E0
H
H
L
L
E1
H
L
H
L
A0
X
X
X
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
记
1. H =高电压电平
L =低电压等级
X =不在乎。
A1
X
X
X
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
A2
X
X
X
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
A3
X
X
X
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
Y0
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
Y1
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
Y2
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
Y3
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
Y4
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
Y6
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
Y7
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
产量
Y8
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
Y2
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
74HC154 ; 74HCT154
Y9 Y10 Y11 Y12 Y13 Y14 Y15
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
2004年10月12日
3
飞利浦半导体
产品speci fi cation
4至16线译码器/多路分解器
特点
16路解复用功能
4个二进制编码输入解码成一个16相互
独特的输出
符合JEDEC标准没有。 8-1 B
ESD保护：
HBM EIA / JESD22 - A114 -B超过2000伏
MM EIA / JESD22 - A115 - A超过200 V.
从指定的
40 °C
+85
°C
和
40 °C
+125
°C.
描述
74HC154 ; 74HCT154
该74HC154 ; 74HCT154是高速硅栅的CMOS
器件引脚与低功率肖特基兼容
TTL （ LSTTL ） 。它们是符合规定的
JEDEC标准没有。 7A 。
该74HC154 ; 74HCT154解码器接受四个活动
高二进制地址输入，并提供16个相互
独家低电平有效输出。两输入使能门
可用于选通的解码器，以消除正常
解码的输出“毛刺” ，或可被用于
扩展解码器。
使能门有两个输入端与运算必须是
低，使输出。
该74HC154 ; 74HCT154可以被用作一个1至16
解复用器采用的使能输入为1
复用的数据输入。
当其它的使能输入为低电平，被寻址的输出
将按照所施加的数据的状态。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
= 6纳秒。
典型
符号
t
PHL
/t
PLH
C
I
C
PD
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W).
P
D
= C
PD
×
V
CC2
×
f
i
×
N +
Σ(C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率;
f
o
=以MHz输出频率;
C
L
=以pF输出负载电容;
V
CC
=伏特的供电电压;
N =总负荷开关量输出;
Σ(C
L
×
V
CC2
×
f
o
） =的输出的总和。
2.对于74HC154的条件是V
I
= GND到V
CC
为74HCT154的条件为V
I
= GND到V
CC
1.5 V.
参数
传播延迟的，恩至Yn
输入电容
每门功率耗散电容
注1和2
条件
74HC154
C
L
= 15 pF的;
L
= 1 k;
V
CC
= 5 V
11
3.5
60
74HCT154
13
3.5
60
ns
pF
pF
单位
2004年10月12日
2
飞利浦半导体
产品speci fi cation
4至16线译码器/多路分解器
功能表
见注1 。
输入
E0
H
H
L
L
E1
H
L
H
L
A0
X
X
X
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
记
1. H =高电压电平
L =低电压等级
X =不在乎。
A1
X
X
X
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
A2
X
X
X
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
A3
X
X
X
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
Y0
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
Y1
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
Y2
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
Y3
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
Y4
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
Y6
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
Y7
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
产量
Y8
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
Y2
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
74HC154 ; 74HCT154
Y9 Y10 Y11 Y12 Y13 Y14 Y15
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
2004年10月12日
3
QQ：2881677436 复制
