IDT74FCT388915T
3.3V低偏移基于PLL的CMOS时钟驱动器（ 3 -STATE ）
商业级温度范围
3.3V低偏移基于PLL
CMOS时钟驱动器
（具有三态）
产品特点：
0.5微米CMOS技术
输入频率范围： 10MHz的 - f2Q最大。规范
（ FREQ_SEL =高）
马克斯。输出频率： 150MHz的
引脚和功能与FCT88915T兼容， MC88915T
5非反相输出端，一个反相输出， 1 2倍的输出，
1 ÷ 2输出;所有输出为TTL兼容
??三态输出
占空比失真< 500PS （最大）
在CMOS输出电平32 / -16mA驱动器
V
CC
= 3.3V ± 0.3V
输入可通过3.3V或5V元件驱动
提供28引脚PLCC和SSOP封装
IDT74FCT388915T
70/100/133/150
描述：
该FCT388915T采用锁相环技术来锁定频
频率和输出与输入的参考时钟的相位。它提供了低
偏移时钟分布于高性能PC和工作站。一
的输出被反馈到PLL的反馈输入导致
基本为零跨器件的延迟。锁相环包括相位/
频率检测器，电荷泵，环路滤波器和压控振荡器。该VCO是
设计为40MHz到f2Q最多一个2Q的工作频率范围。
该FCT388915T提供8个输出，
Q5
输出从反相
Q输出。在第二季度运行在两倍的Q频率和Q / 2 ，在运行半
Q频率。
该FREQ_SEL控制提供输出额外÷ 2选项
路径。锁相环_EN允许PLL ，它是在静态试验中有用的旁路
模式。当PLL_EN低， SYNC输入可以被用作测试时钟。在
此测试模式下，输入频率并不限定于指定的范围和
的输出的极性是互补的，在正常操作（ PLL_EN
= 1）。 LOCK输出达到逻辑高电平时， PLL处于稳定状态
相位和频率锁定。当OE / RST为低电平时，所有输出处于在
高阻抗状态和寄存器的Q，
Q
和Q / 2输出复位。
该FCT388915T需要一个外部环路滤波器组件作为
建议在图3中。
功能框图
FEED BAC
电压
控制
振子
LF
REF_SEL
PLL_EN
0
1
M UX
2Q
(
÷
1)
(
÷
2)
1M
0
u
x
D
Q
LOCK
同步（0）
SYNC （1）
0M
u
1x
相位/频率。
探测器
CHARGE PUM P
Q0
DIVIDE
-By-2
FREQ_SEL
OE / RST
CP R Q
D
CP
R
Q
R
Q
Q
Q1
D
CP
Q2
D
的Cp R
D
CP
R
Q3
Q
Q4
D
的Cp R
D
的Cp R
Q
Q5
Q
Q/2
IDT标志是集成设备技术，Inc.的注册商标。
商业级温度范围
1
2008年10月
DSC-4243/7
2004集成设备技术有限公司
IDT74FCT388915T
3.3V低偏移基于PLL的CMOS时钟驱动器（ 3 -STATE ）
商业级温度范围
引脚配置
OE / RST
GND
V
CC
Q5
Q4
V
CC
GND
Q5
V
CC
OE / RST
反馈
REF_SEL
SYNC(0)
V
CC
（一）
LF
GND（ AN）的
SYNC(1)
FREQ_SEL
GND
Q0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
Q4
V
CC
2Q
Q/2
GND
Q3
V
CC
Q2
GND
LOCK
PLL_EN
GND
Q1
V
CC
SYNC(0)
V
CC
（一）
LF
GND（ AN）的
SYNC(1)
7
8
9
10
11
FEEDBK
REF_SEL
5
6
4
3
2
1
28
27
26
25
24
23
22
21
20
19
Q/2
GND
Q3
V
CC
Q2
GND
LOCK
12
FREQ_SEL
13
GND
14
Q0
15
V
CC
16
Q1
17
GND
18
PLL_EN
SSOP
顶视图
PLCC
顶视图
引脚说明
引脚名称
SYNC(0)
SYNC(1)
REF_SEL
FREQ_SEL
反馈
LF
Q0-Q4
Q5
2Q
Q/2
LOCK
OE / RST
PLL_EN
I / O
I
I
I
I
I
I
O
O
O
O
O
I
I
参考时钟输入
参考时钟输入
选择的SYNC之间的基准（0 ） & SYNC （1） （参照功能框图）
选择之间÷ 1 ÷ 2频率选项（参见功能框图）
反馈输入到相位检测器
输入外部环路滤波器连接
时钟输出
倒时钟输出
时钟输出（ 2× Q频率）
时钟输出（Q频率÷ 2 ）
表示相位锁定已实现（高时锁定）
异步复位（低电平有效）和输出使能（高电平有效） 。高电平时，输出使能。低电平时，输出为
高阻抗。
对于低频测试禁用相位锁定（参照功能框图）
描述
2
2Q
IDT74FCT388915T
3.3V低偏移基于PLL的CMOS时钟驱动器（ 3 -STATE ）
商业级温度范围
绝对最大额定值
(1)
符号
V
TERM
(2)
V
TERM
(3)
V
TERM
(4)
T
英镑
I
OUT
描述
相对于GND端子电压
相对于GND端子电压
相对于GND端子电压
储存温度
直流输出电流
最大
-0.5到+4.6
-0.5到+7
-0.5到V
CC
+0.5
-65到+150
-60到+60
单位
V
V
V
°C
mA
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
OUT
参数
输入电容
输出电容
条件
V
IN
= 0V
V
OUT
= 0V
典型值。
4.5
5.5
马克斯。
6
8
单位
pF
pF
注意事项：
1.强调超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能的操作
该设备在这些或以上的任何其他条件，在操作指示的
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
2. Vcc的端子。
3.输入端子。
4.输出和I / O端子。
直流电气在整个工作范围特性
下列条件适用，除非另有规定：
商业：T已
A
= 0 ° C至+ 70 ° C，V
CC
= 3.3V ± 0.3V
符号
V
IH
V
IL
I
IH
I
IL
I
OZH
I
OZL
V
IK
I
ODH
I
ODL
V
OH
V
OL
V
H
I
CCL
I
CCH
I
CCZ
参数
输入高电平
输入低电平
输入高电流
(4)
输入低电平电流
(4)
高阻抗输出电流
(4)
（三态输出引脚）
钳位二极管电压
输出驱动电流
输出驱动电流
输出高电压
输出低电压
输入滞后
静态电源电流
V
CC
=最小值，我
IN
= -18mA
V
CC
=最小，V
IN
= V
IH
或V
白细胞介素，
V
O
= 1.5V
(3)
V
CC
=最小，V
IN
= V
IH
或V
白细胞介素，
V
O
= 1.5V
(3)
V
CC
=分钟
V
CC
=分钟
—
V
CC
=最大，V
IN
= GND或V
CC
（测试模式）
I
OH
= -16mA
I
OL
= 32毫安
测试条件
(1)
确保逻辑高电平
保证逻辑低电平
V
CC
=最大。
V
CC
=最大。
V
CC
=最大。
V
I
= 5.5V
V
I
= GND
V
I
= V
CC
V
I
= GND
分钟。
2
—
—
—
—
—
—
–36
50
2.4
(4)
—
—
—
典型值。
(2)
—
—
—
—
—
—
–0.7
—
—
3.3
0.3
100
2
马克斯。
5.5
0.8
±1
±1
±1
±1
–1.2
—
—
—
0.5
—
6
V
mA
mA
V
V
mV
A
单位
V
V
A
A
A
注意事项：
1.对于显示为最小值的条件。或最大，用在电气特性适用的设备类型指定适当的值。
2.典型值是在V
CC
= 3.3V ， + 25 ° C的环境。
3.不能有多于一个的输出应在同一时间进行测试。该试验的持续时间应不超过一秒钟。
4. V
OH
= V
CC
- 0.6V的额定电流。
3
IDT74FCT388915T
3.3V低偏移基于PLL的CMOS时钟驱动器（ 3 -STATE ）
商业级温度范围
电源特性
符号
ΔI
CC
I
CCD
C
PD
I
C
参数
静态电源电流
TTL输入高电平
动态电源电流
(4)
功率耗散电容
总电源电流
(6)
V
CC
=最大。
V
IN
= V
CC
–2.1V
(3)
V
CC
=最大。
所有输出开
占空比为50％
V
CC
=最大。
PLL_EN = 1 ， LOCK = 1 ，反馈= Q4
SYNC频率= 50MHz的。加载15pF的所有位
V
CC
=最大。
PLL_EN = 1 ， LOCK = 1 ，反馈= Q4
SYNC频率= 50MHz的。 50Ω负载戴维南所有的位
终止和20pF的
注意事项：
1.对于显示为最大的条件。或最小，使用在电气特性适用的设备类型指定适当的值。
2.典型值是在V
CC
= 3.3V ， + 25 ° C的环境。
3.每TTL驱动输入。所有其他输入在V
CC
或GND 。
4.此参数是不能直接检验的，但导出的总电源计算中使用。据来自带Q频率为基准。
5.值这些条件是我的例子
CC
公式。这些限制保证，但未经测试。
6. I
C
= I
静
+ I
输入
+ I
动态
I
C
= I
CC
+ DI
CC
D
H
N
T
+ I
CCD
（F ） + I
负载
I
CC
=静态电流（I
CCL
,
I
CCH
我
CCZ
)
ΔI
CC
=电源电流为TTL高电平输入（V
IN
= 3.4V)
D
H
=占空比为TTL输入高电平
N
T
=的TTL输入的D号
H
I
CCD
=动态所造成的输入转换对（ HLH或LHL ）电流
F = 2Q频率
I
负载
=动态电流由于负载。
测试条件
(1)
V
IN
= V
CC
–0.6V
(3)
V
IN
= V
CC
V
IN
= GND
分钟。
—
—
—
—
典型值。
(2)
2
0.2
15
30
马克斯。
30
0.3
25
60
单位
A
毫安/
兆赫
pF
mA
—
90
120
mA
SYNCH输入时序质量要求
符号
T
上升/下降
参数
上升/下降时间， SYNC输入
（ 0.8V至2V ）
频率输入频率，同步输入
占空比输入占空比， SYNC输入
10
(1)
25%
2Q FMAX
75%
兆赫
—
分钟。
—
马克斯。
3
单位
ns
输出频率规格
马克斯。
(2)
符号
f2Q
fQ
fQ/2
参数
工作频率2Q输出
工作频率Q0 -Q4 ，
Q5
输出
工作频率为Q / 2输出
分钟。
40
20
10
70
70
35
17.5
100
100
50
25
133
(3)
133
66.7
33.3
150
(3)
150
75
37.5
单位
兆赫
兆赫
兆赫
注意事项：
1.注意7 "General AC规格Notes"和图3描述了该规范，并根据其反馈联系实际的限制。
2，最大工作频率为保证在器件锁相环状态和加载的所有输出。
3.在这个频率，2Q不能用作反馈。
4
IDT74FCT388915T
3.3V低偏移基于PLL的CMOS时钟驱动器（ 3 -STATE ）
商业级温度范围
开关特性在工作范围
符号
t
上升/下降
所有输出
t
脉冲宽度（3）
Q,
Q,
Q / 2输出
(3)
t
脉冲宽度
2Q输出
(3)
t
PD
t
SKEW
r
（上升）
(3,4)
t
SKEW
f
（下降）
(3,4)
t
SKEW
所有
(3,4)
t
LOCK(6)
t
PZH
t
PZL
t
PHZ
t
PLZ
参数
上升/下降时间
（在0.8V和2V ）
输出脉冲宽度
Q0-Q4,
Q5,
Q / 2 ， @ 1.5V
输出脉冲宽度
2Q @ 1.5V
SYNC输入，反馈延迟
输出到输出偏斜输出2Q之间， Q0 -Q4 ，
Q / 2 （上升沿只）
输出到输出偏斜
输出Q0 -Q4之间（仅下降沿）
输出到输出偏斜
二季度， Q / 2 ， Q0 -Q4上升，
Q5
落下
所需时间，从时间获取相锁
SYNC输入信号被接收
输出使能时间
OE / RST （低到高）为Q， 2Q ， Q / 2 ，
Q
输出禁止时间
OE / RST （高到低） Q， 2Q ， Q / 2 ，
Q
3
(2)
14
ns
3
(2)
14
ns
1
(2)
10
ms
—
800
ps
—
250
ps
负载= 50Ω到V
CC
/2, C
L
= 20pF的
从0.1μF到LF模拟GND
(5)
负载= 50Ω到V
CC
/2, C
L
= 20pF的
—
600
ps
+0.1
+1.3
ns
0.5t
周期
– 1
(5)
0.5t
周期
+ 1
(5)
ns
负载= 50Ω到V
CC
/2, C
L
= 20pF的
0.5t
周期
– 0.8
(5)
0.5t
周期
+ 0.8
(5)
ns
条件
(1)
负载= 50Ω到V
CC
/2, C
L
= 20pF的
分钟。
0.2
(2)
马克斯。
2
单位
ns
SYNC反馈
(3)
（在SYNC0或1和反馈输入引脚测得）
通用AC规格说明：
1.请参阅测试电路和波形。
2.最低限度的保证，但未经测试。
3.这些规范保证，但未经生产测试。
4.在同样负载条件下，在试验条件下，并在一个固定的温度和电压的指定。
5. t
周期
= 1 /频率在每个输出（Q ，
Q,
Q / 2或2Q ）预计运行。
6.用v
CC
完全通电和输出正确连接到反馈引脚，T
LOCK
马克斯。与C1 = 0.1μF ，T
LOCK
分钟。与C1 = 0.01μF 。 （其中C1是环路滤波器
在图2中所示的电容器） 。
7.接线图和图3的书面解释证明对于各种可能的反馈配置的输入和输出频率之间的关系。允许的
SYNC输入范围保持在相位锁定状态也表示。有两个允许的SYNC的频率范围，这取决于FREQ_SEL是否为高电平或低电平。
也有可能以反馈的
Q5
输出，这样就产生SYNC输入和Q输出之间的180°相移。下表总结了所允许的同步
频率范围为每一种可能的配置。
FREQ_SEL
水平
高
高
高
高
低
低
低
低
反馈
产量
Q/2
任何Q（ Q0 - Q4 ）
Q5
2X_Q
Q/2
任何Q（ Q0 - Q4 ）
Q5
2X_Q
允许同步输入
频率范围（MHz ）
10 （ 2x_Q F
最大
Spec)/4
20 （ 2x_Q F
最大
Spec)/2
20 （ 2x_Q F
最大
Spec)/2
40 （ 2x_Q F
最大
SPEC）
5 （ 2x_Q F
最大
Spec)/8
10 （ 2x_Q F
最大
Spec)/4
10 （ 2x_Q F
最大
Spec)/4
20 （ 2x_Q F
最大
Spec)/2
相应的输出2Q
频带
40 （ 2Q F
最大
SPEC）
40 （ 2Q F
最大
SPEC）
40 （ 2Q F
最大
SPEC）
40 （ 2Q F
最大
SPEC）
20 （ 2Q F
最大
Spec)/2
20 （ 2Q F
最大
Spec)/2
20 （ 2Q F
最大
Spec)/2
20 （ 2Q F
最大
Spec)/2
Q输出的相位关系
瑞星SYNC边缘
0°
0°
180°
0°
0°
0°
180°
0°
5
