飞利浦半导体FAST产品
产品speci fi cation
9位地址/数据FUTUREBUS收发器, ADT
74F8965/74F8966
逻辑符号
74F8965
4
6
8
10 12 13 15 17 19
4
6
8
74F8966
10 12 13 15 17 19
A0 A1 A2 A3 A4 A5 A6 A7 A8
1
44
23
22
2
OEB0
OEB1
LS
LE
OEA
B0 B1 B2 B3 B4 B5 B6 B7 B8
1
44
23
22
2
20
OEB0
OEB1
IAREQ
LE
OEA
IAMC
A0 A1 A2 A3 A4 A5 A6 A7 A8
B0 B1 B2 B3 B4 B5 B6 B7 B8
41 39 37 35 33 31 29 27 25
41 39 37 35 33 31 29 27 25
逻辑V
CC
= 3脚, 21
逻辑接地引脚= 5 , 7 , 9 , 11 , 14 , 16 , 18
逻辑V
CC
= 3脚, 21
逻辑接地引脚= 5 , 7 , 9 , 11 , 14 , 16 , 18 , 20
引脚说明
符号
A0 – A8
B0 – B8
OEB0
OEB1
OEA
LE
LS
IAREQ
IAMC
BUS GND
逻辑GND
总线V
CC
逻辑V
CC
引脚
4, 6, 8, 10, 12, 13, 15, 17, 19
41, 39, 37, 35, 33, 31, 29, 27, 25
1
44
2
22
23
23
20
26, 28, 30, 32, 34, 36, 38, 40, 42
5, 7, 9, 11, 14, 16, 18, 20 (74F8965)
24, 43
3, 21
TYPE
I / O
I / O
输入
输入
输入
输入
输入
输入
产量
地
地
动力
动力
名称和功能
数据输入/ TTL三态输出
数据输入/集电极开路输出,大电流驱动器。
输出使能输入。启用B输出高电平时。
输出使能输入。启用B输出低电平时。
输出使能输入。允许A时,输出高。
锁存使能输入。锁存使能时低。
锁存器选择输入。选择锁存器为低电平时( 74F8965 ) 。
空闲的仲裁请求输入( 74F8966 ) 。
空闲仲裁/多竞争者输出(集电极开路输出) ( 74F8966 ) 。
母线接地( 0V )
逻辑地( 0V )
正电源电压
正电源电压
1990年12月19日
3