74ACT825 8位D型触发器
1988年7月
修订后的2000年9月
74ACT825
8位D型触发器
概述
在ACT825是一个8位的缓冲寄存器中。他们有时钟
启用和清除功能,这是理想的平价巴士
在高性能的微程序系接口
TEMS 。此外,还包括多个可允许允许多
使用该接口的控制。该ACT825具有同相
输出。
特点
s
输出源/汇24毫安
s
输入和输出是在相对侧上
s
TTL兼容的输入
订购代码:
订单号
74ACT825SC
74ACT825MTC
74ACT825SPC
包装数
M24B
MTC24
N24C
包装说明
24引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
24引脚超薄紧缩小型封装( TSSOP ) , JEDEC MO- 153 , 4.4毫米宽
24引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
引脚说明
引脚名称
D
0
–D
7
O
0
–O
7
OE
1
, OE
2
, OE
3
EN
CLR
CP
描述
数据输入
数据输出
输出使
时钟使能
明确
时钟输入
FACT是仙童半导体公司的商标。
2000仙童半导体公司
DS009895
www.fairchildsemi.com
74ACT825
功能说明
该ACT825由八个D型边沿触发倒装
无人问津。这些器件具有总线系三态输出
TEMS ,组织在一个宽边钉扎。除了
时钟和输出使能引脚,所述缓冲时钟(CP)和
缓冲输出使能( OE )是所有触发器。
触发器将存储的它们各自的D输入的状态
满足建立和保持对时间的要求
低到高CP的过渡。用OE
1
, OE
2
和OE
3
触发器的低,其内容可在输出
放。当OE之一
1
, OE
2
或OE
3
为高电平时,输出
进入高阻抗状态。
在OE输入操作不会影响到状态
触发器。该ACT825具有清除( CLR)和时钟使能
( EN )引脚。这些引脚是理想的奇偶校验总线接口的
高性能系统。
当CLR为低和OE是低电平时,输出为低电平。
当CLR为高电平时,数据可以被输入到触发器。
当EN为低时,对输入的数据传送到所述
在低到高的时钟跳变输出。当EN为
高电平时,输出不改变的状态,而不管
数据或时钟输入端的电压。
功能表
输入
OE
H
H
H
L
H
L
H
H
L
L
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
=
低到高的转变
NC
=
没有变化
国内
CP
产量
功能
O
Z
Z
Z
L
Z
NC
Z
Z
L
H
高-Z
高-Z
明确
明确
HOLD
HOLD
负载
负载
负载
负载
CLR
X
X
L
L
H
H
H
H
H
H
EN
L
L
X
X
H
H
L
L
L
L
X
X
X
D
n
L
H
X
X
X
X
L
H
L
H
Q
L
H
L
L
NC
NC
L
H
L
H
X
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74ACT825
物理尺寸
英寸(毫米),除非另有说明
24引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
包装数M24B
5
www.fairchildsemi.com