74ABT646八路收发器和寄存器与3态输出
1992年4月
修订后的1999年11月
74ABT646
八进制收发器和寄存器与3态输出
概述
该ABT646由总线收发器电路与3-
态， D型双稳态多谐振荡器和控制电路布置为
复用的发送数据直接从输入总线
或从内部寄存器。 A或B总线上的数据将
移入寄存器为合适的时钟引脚变为
到一个高逻辑电平。控制OE和方向引脚亲
单元提供控制收发器的功能。在收发器
模式中，数据存在于高阻抗端口可以是
存储在A或B寄存器或两者。选择
控件可以多工储存和实时（透明
模式）的数据。方向控制决定了公交车
将接收的数据时，使能控制OE是活性
低。在隔离模式（控制OE高），数据可
被存储在寄存器B和/或B的数据可以被存储在
A寄存器。
特点
s
对于A和B总线独立的寄存器
s
多路实时和存储的数据
s
一个64毫安B输出吸收能力，源capabil-
的32毫安性
s
保证输出偏斜
s
保证多路输出开关规格
s
输出开关为50 pF和250 pF的规定
负载
s
保证同步开关噪声水平和
动态阈值的表现
s
保证闭锁保护
s
整个过程中高阻抗故障免费巴士装
上电和断电周期
s
无损热插入功能
订购代码：
订单号
74ABT646CSC
74ABT646CMSA
74ABT646CMTC
包装数
M24B
MSA24
MTC24
包装说明
24引脚小外形集成电路（ SOIC ） ， JEDEC MS- 153 ， 4.4毫米宽
24引脚紧缩小型封装（ SSOP ） ， EIAJ TYPE II ， 5.3毫米宽
24引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
接线图
引脚说明
引脚名称
A
0
–A
7
B
0
–B
7
CPAB ， CPBA
SAB ， SBA
OE
DIR
描述
数据寄存器A输入/ 3态输出
数据寄存器B输入/ 3态输出
时钟脉冲输入
选择输入
输出使能输入
方向控制输入
1999仙童半导体公司
DS010978
www.fairchildsemi.com
74ABT646
真值表
输入
OE
H
H
H
L
L
L
L
L
L
L
L
DIR
X
X
X
H
H
H
H
L
L
L
L
CPAB
H或L
CPBA
H或L
SAB
X
X
X
L
L
H
H
X
X
X
X
SBA
X
X
X
X
X
X
X
L
L
H
H
产量
输入
输入
输入
输入
数据I / O
（注1 ）
A
0
–A
7
B
0
–B
7
隔离
时钟A
n
数据到寄存器中
时钟B
n
数据到寄存器B
A
n
到B
n
- 加工时间（透明模式）
输出时钟信号
n
数据到寄存器中
寄存器A到B
n
（存储模式）
时钟A
n
数据到寄存器和输出到B
n
B
n
到A
n
- 加工时间（透明模式）
时钟B
n
数据到寄存器B
寄存器B到A
n
（存储模式）
时钟B
n
数据到寄存器B ，并输出到
n
功能
X
X
X
X
X
X
H或L
X
X
X
X
X
H或L
X
H
=
高电压电平
L
=
低电压电平
X
=
非物质
=
低到高的转变
注1 ：
该数据输出功能可被使能或通过在OE和DIR输入的各种信号被禁用。数据输入功能始终处于启用状态;
也就是说，在总线引脚的数据将存储在适当的时钟输入每低到高的转变。
实时传输
A-公交车到B总线
从存储
公交车注册
图1 。
实时传输
B-巴士A-巴士
网络连接gure 3 。
从转移
注册公交车
图2中。
图4中。
www.fairchildsemi.com
2
74ABT646
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
74ABT646
DC电气特性
符号
V
OLP
V
OLV
V
OHV
V
IHD
V
ILD
参数
静默输出最大动态V
OL
安静的输出最低动态V
OL
最小高级别动态输出电压
最小高级别动态输入电压
最大低电平动态输入电压
1.2
2.5
2.2
民
典型值
0.6
0.9
3.0
1.8
0.8
0.5
最大
0.8
单位
V
V
V
V
V
V
CC
5.0
5.0
5.0
5.0
5.0
条件
C
L
=
为50 pF ，R
L
=
500
T
A
=
25 ° C（注6 ）
T
A
=
25 ° C（注6 ）
T
A
=
25 ° （注7 ）
T
A
=
25 ° C（注8）
T
A
=
25 ° C（注8）
注6 ：
定义为（n ）输出最大数量。
1数据输入驱动0V至3V 。一个输出为低电平。保证，但未经测试。
注7 ：
定义为（n ）输出最大数量。
1数据输入驱动0V至3V 。一个输出高电平。保证，但未经测试。
注8 ：
数据输入（ N）开关最大数量。
1输入切换0V至3V 。输入被测开关： 3V阈值（V
ILD
） ， 0V到阈值（Ⅴ
IHD
).
保证，但未经测试。
AC电气特性
（ SOIC和SSOP封装）
T
A
= +25°C
符号
参数
民
f
最大
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
t
PZH
t
PZL
t
PHZ
t
PLZ
最大时钟频率
传播延迟
时钟总线
传播延迟
公交车公交车
传播延迟
SBA或SAB到A
n
到B
n
启用时间
OE为A
n
或B
n
禁止时间
OE为A
n
或B
n
启用时间
DIR到A
n
或B
n
禁止时间
DIR到A
n
或B
n
200
1.7
1.7
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
3.0
3.4
2.6
3.0
3.0
3.4
3.2
3.5
3.7
3.2
3.4
3.7
3.8
3.2
5.6
5.6
4.8
4.8
5.9
5.9
6.3
6.3
6.0
6.0
6.3
6.3
6.0
6.0
V
CC
= +5.0V
C
L
=
50 pF的
典型值
最大
T
A
= 55°C
to
+125°C
V
CC
=
4.5V–5.5V
C
L
=
50 pF的
民
200
2.2
1.7
1.5
1.5
1.5
1.5
1.0
1.9
1.5
1.5
1.0
2.2
1.5
1.5
8.8
8.8
7.9
7.9
8.1
8.9
7.3
8.8
9.3
9.3
7.7
9.5
8.7
9.2
最大
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
50 pF的
民
200
1.7
1.7
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
1.5
5.6
5.6
4.8
4.8
5.9
5.9
6.3
6.3
6.0
6.0
6.3
6.3
6.0
6.0
最大
兆赫
ns
ns
ns
ns
单位
ns
ns
ns
AC操作要求
T
A
= +25°C
符号
参数
V
CC
= +5.0V
C
L
=
50 pF的
民
t
S
(H)
t
S
(L)
t
H
(H)
t
H
(L)
t
W
(H)
t
W
(L)
建立时间，高
或较低的总线时钟
保持时间，高
或较低的总线时钟
脉冲宽度，
高或低
1.5
1.0
3.0
最大
T
A
= 55°C
to
+125°C
V
CC
=
4.5V–5.5V
C
L
=
50 pF的
民
1.5
1.0
3.0
最大
3.0
1.0
4.0
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
50 pF的
民
1.5
1.0
3.0
最大
ns
ns
ns
单位
5
www.fairchildsemi.com
QQ：2881677436 复制
