74ABT244八路缓冲器/ 3态输出线路驱动器
1992年5月
修订后的2005年3月
74ABT244
八路缓冲器/ 3态输出线路驱动器
概述
该ABT244与3 -STATE一个八进制缓冲器和线路驱动器
设计的输出被用作存储器，并
解决驱动程序，时钟驱动器，或面向总线的发送器/
接收器。
特点
s
非反相缓冲器
s
64毫安输出吸收能力，源能力
32毫安
s
保证输出偏斜
s
保证多路输出开关规格
s
输出开关为50 pF和250 pF的规定
负载
s
保证同步开关噪声水平和
动态阈值的表现
s
保证闭锁保护
s
整个过程中高阻抗故障免费巴士装
上电和断电周期
s
无损热插入功能
s
禁用时间小于允许的时间，以避免公交车conten-
化
订购代码：
订单号
74ABT244CSC
74ABT244CSJ
74ABT244CMSA
74ABT244CMSAX_NL
（注1 ）
74ABT244CMTC
74ABT244CMTCX_NL
（注1 ）
74ABT244CPC
包
数
M20B
M20D
MSA20
MSA20
MTC20
MTC20
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"宽
无铅20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚紧缩小型封装（ SSOP ） ， JEDEC MO- 150 ， 5.3毫米宽
无铅20引脚紧缩小型封装（ SSOP ） ， JEDEC MO- 150 ， 5.3毫米宽
20引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
无铅20引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米
WIDE
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300"宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
根据JEDEC J- STD- 020B无铅封装。
注1 ：
“ _NL ”表示无铅封装（每JEDEC J- STD- 020B ） 。设备只在磁带和卷轴可用。
2005仙童半导体公司
DS010992
www.fairchildsemi.com
74ABT244
DC电气特性
（ SOIC封装）
条件
符号
参数
民
典型值
最大
单位
V
CC
C
L
R
L
V
OLP
V
OLV
V
OHV
V
IHD
V
ILD
静默输出最大动态V
OL
安静的输出最低动态V
OL
最小高级别动态输出电压
最小高级别动态输入电压
最大低电平动态输入电压
0.5
0.8
V
V
V
V
0.8
V
5.0
5.0
5.0
5.0
5.0
T
A
T
A
T
A
T
A
T
A
50 pF的，
500
:
25
q
C（注6 ）
25
q
C（注6 ）
25
q
C（注8 ）
25
q
C（注7 ）
25
q
C（注7 ）
1.3
2.7
2.0
0.8
3.1
1.5
1.1
注6 ：
定义为（n ）输出最大数量。
1数据输入驱动0V至3V 。一个输出为低电平。保证，但未经测试。
注7 ：
数据输入（ N）开关最大数量。
1输入切换0V至3V 。输入被测开关： 3V阈值（V
ILD
） ， 0V到阈值（Ⅴ
IHD
).
保证，但未经测试。
注8 ：
定义为（n ）输出最大数量。
1数据输入驱动0V至3V 。一个输出高电平。保证，但未经测试。
AC电气特性
（ SOIC和SSOP封装）
T
A
符号
参数
民
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
传播延迟
数据输出
OUTPUT ENABLE
时间
输出禁用
时间
1.0
1.0
1.5
1.5
1.7
1.7
V
CC
C
L
25
q
C
5V
50 pF的
典型值
2.5
2.3
3.5
3.6
3.5
3.3
最大
3.6
3.6
6.0
6.0
5.6
5.6
T
A
55
q
C到
125
q
C
4.5V–5.5V
50 pF的
最大
5.3
5.0
6.5
7.9
7.6
7.9
C
L
民
1.0
1.0
0.8
1.2
1.2
1.0
T
A
40
q
C到
85
q
C
4.5V–5.5V
50 pF的
最大
3.6
3.6
6.0
6.0
5.6
5.6
ns
ns
ns
单位
C
L
V
CC
V
CC
民
1.0
1.0
1.5
1.5
1.7
1.7
扩展交流电气特性
（ SOIC封装）
T
A
40
q
C到
85
q
C
V
CC
符号
参数
C
L
4.5V–5.5V
50 pF的
T
A
40
q
C到
85
q
C
4.5V–5.5V
250 pF的
C
L
T
A
40
q
C到
85
q
C
4.5V–5.5V
250 pF的
单位
C
L
V
CC
V
CC
8路输出开关
（注9 ）
民
f
切换
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
输出禁止时间
最大切换频率
传播延迟
数据输出
输出使能时间
1.5
1.5
1.5
1.5
1.0
1.0
典型值
100
5.0
5.0
6.5
6.5
5.6
5.6
最大
1输出开关
（注10 ）
民
1.5
1.5
2.5
2.5
（注12 ）
最大
6.0
6.0
7.5
7.5
8路输出开关
（注11 ）
民
2.5
2.5
2.5
2.5
最大
兆赫
8.5
8.5
10.0
12.0
（注12 ）
ns
ns
ns
注9 ：
本规范是保证，但未经测试。该限制适用于传输延迟为所有路径切换描述相
（即，所有低到高，高到低，等等） 。
注10 ：
本规范是保证，但未经测试。极限代表取代50 pF负载的传输延迟与250 pF负载电容
电容器中的标准AC负载。本规范适用于单路输出开关而已。
注11 ：
本规范是保证，但未经测试。这些限制代表的传播延迟为所有路径切换描述相
（即，所有低到高，高到低，等）代替了标准的交流负载的50 pF负载电容250 pF负载电容。
注12 ：
三态延迟是由RC网络为主（ 500
:
， 250 pF）的输出端或已被排除在数据表。
www.fairchildsemi.com
4
74ABT244
SKEW
T
A
40
q
C到
85
q
C
4.5V–5.5V
50 pF的
C
L
T
A
40
q
C到
85
q
C
4.5V–5.5V
250 pF的
单位
C
L
V
CC
符号
参数
V
CC
8路输出开关
（注15 ）
最大
8路输出开关
（注16 ）
最大
1.8
1.8
2.5
2.5
3.0
t
OSHL
（注13 ）
t
OSLH
（注13 ）
t
PS
（注17 ）
t
OST
（注13 ）
t
PV
（注14 ）
引脚到引脚歪斜
HL转换
引脚到引脚歪斜
LH转换
占空比
LH- HL倾斜
引脚到引脚歪斜
LH / HL转换
设备到设备斜
LH / HL转换
0.8
0.8
1.0
1.0
1.5
ns
ns
ns
ns
ns
注13 ：
歪斜是指实际的传播延迟为同一装置的任何两个单独的输出之间的差的绝对值。
该规范适用于任何输出切换HIGH到LOW （T
OSHL
） ，低到高（叔
OSLH
） ，或者其任意组合开关低到高的和/或
HIGH到LOW （T
OST
） 。该规范是保证，但未经测试。
注14 ：
对于一组给定的条件（即，温度和V的传播延迟变化
CC
）从设备到设备。本规范是保证，但不
测试。
注15 ：
本规范是保证，但未经测试。该限制适用于传输延迟为所有路径切换描述相
（即，所有低到高，高到低，等等）
注16 ：
保证这些规范，但未经测试。极限代表取代50 pF负载的传输延迟与250 pF负载电容
电容器中的标准AC负载。
注17 ：
这说明在同一引脚低到高和高到低转换的延迟之间的差异。它在所有测量
输出在同一芯片上（驱动程序）中，最差（最大增量）数是保证规范。本规范是保证，但未经测试。
电容
符号
C
IN
C
OUT
（注18 ）
参数
输入电容
输出电容
典型值
5.0
9.0
1 MHz时，每MIL -STD -883方法3012 。
单位
pF
pF
V
CC
V
CC
0V
5.0V
条件
T
A
25
q
C
注18 ：
C
OUT
的测量是在频率f
5
www.fairchildsemi.com
74ABT244八路缓冲器/ 3态输出线路驱动器
1992年5月
修订后的1999年11月
74ABT244
八路缓冲器/ 3态输出线路驱动器
概述
该ABT244与3 -STATE一个八进制缓冲器和线路驱动器
设计的输出被用作存储器，并
解决驱动程序，时钟驱动器，或面向总线的发送器/
接收器。
特点
s
非反相缓冲器
s
64毫安输出吸收能力，源能力
32毫安
s
保证输出偏斜
s
保证多路输出开关规格
s
输出开关为50 pF和250 pF的规定
负载
s
保证同步开关噪声水平和
动态阈值的表现
s
保证闭锁保护
s
整个过程中高阻抗故障免费巴士装
上电和断电周期
s
无损热插入功能
s
禁用时间小于允许的时间，以避免公交车conten-
化
订购代码：
订单号
74ABT244CSC
74ABT244CSJ
74ABT244CMSA
74ABT244CMTC
74ABT244CPC
包装数
M20B
M20D
MSA20
MTC20
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300 “宽体
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚紧缩小型封装（ SSOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 “宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
接线图
引脚说明
引脚名称
OE
1
， OE
2
描述
输出使能输入
（低电平有效）
I
0
–I
7
O
0
–O
7
输入
输出
真值表
OE
1
H
L
L
I
0–3
X
H
L
O
0–3
Z
H
L
OE
2
H
L
L
I
4–7
X
H
L
O
4–7
Z
H
L
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
1999仙童半导体公司
DS010992
www.fairchildsemi.com
74ABT244
DC电气特性
（ SOIC封装）
条件
符号
参数
民
典型值
最大
单位
V
CC
C
L
=
50 pF的，
R
L
=
500
V
OLP
V
OLV
V
OHV
V
IHD
V
ILD
静默输出最大动态V
OL
安静的输出最低动态V
OL
最小高级别动态输出电压
最小高级别动态输入电压
最大低电平动态输入电压
1.3
2.7
2.0
0.5
0.8
3.1
1.5
1.1
0.8
0.8
V
V
V
V
V
5.0
5.0
5.0
5.0
5.0
T
A
=
25 ° C（注5 ）
T
A
=
25 ° C（注5 ）
T
A
=
25 ° C（注7 ）
T
A
=
25 ° C（注6 ）
T
A
=
25 ° C（注6 ）
注5 ：
定义为（n ）输出最大数量。
1数据输入驱动0V至3V 。一个输出为低电平。保证，但未经测试。
注6 ：
数据输入（ N）开关最大数量。
1输入切换0V至3V 。输入被测开关： 3V阈值（V
ILD
） ， 0V到阈值（Ⅴ
IHD
).
保证，但未经测试。
注7 ：
定义为（n ）输出最大数量。
1数据输入驱动0V至3V 。一个输出高电平。保证，但未经测试。
AC电气特性
（ SOIC和SSOP封装）
T
A
= +25°C
符号
参数
民
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
传播延迟
数据输出
OUTPUT ENABLE
时间
输出禁用
时间
1.0
1.0
1.5
1.5
1.7
1.7
V
CC
= +5V
C
L
=
50 pF的
典型值
2.5
2.3
3.5
3.6
3.5
3.3
最大
3.6
3.6
6.0
6.0
5.6
5.6
T
A
= 55°C
to
+125°C
V
CC
=
4.5V–5.5V
C
L
=
50 pF的
民
1.0
1.0
0.8
1.2
1.2
1.0
最大
5.3
5.0
6.5
7.9
7.6
7.9
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
50 pF的
民
1.0
1.0
1.5
1.5
1.7
1.7
最大
3.6
3.6
6.0
6.0
5.6
5.6
ns
ns
ns
单位
扩展交流电气特性
（ SOIC封装）
T
A
40°C
to
+85°C
V
CC
=
4.5V–5.5V
符号
参数
C
L
=
50 pF的
8路输出开关
（注8）
民
f
切换
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
输出禁止时间
最大切换频率
传播延迟
数据输出
输出使能时间
1.5
1.5
1.5
1.5
1.0
1.0
典型值
100
5.0
5.0
6.5
6.5
5.6
5.6
1.5
1.5
2.5
2.5
（注11 ）
6.0
6.0
7.5
7.5
2.5
2.5
2.5
2.5
8.5
8.5
10.0
12.0
（注11 ）
最大
民
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
250 pF的
1输出开关
（注9 ）
最大
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
250 pF的
8路输出开关
（注10 ）
民
最大
兆赫
ns
ns
ns
单位
注8 ：
本规范是保证，但未经测试。该限制适用于传输延迟为所有路径切换描述相
（即，所有低到高，高到低，等等） 。
注9 ：
本规范是保证，但未经测试。极限代表取代50 pF负载的传输延迟与250 pF负载电容
电容器中的标准AC负载。本规范适用于单路输出开关而已。
注10 ：
本规范是保证，但未经测试。这些限制代表的传播延迟为所有路径切换描述相
（即，所有低到高，高到低，等）代替了标准的交流负载的50 pF负载电容250 pF负载电容。
注11 ：
三态延迟通过对输出端的RC网络（ 500Ω ， 250 pF）的主导和被排斥的数据表。
3
www.fairchildsemi.com
74ABT244
SKEW
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
符号
参数
C
L
=
50 pF的
8路输出开关
（注14 ）
最大
t
OSHL
（注12 ）
t
OSLH
（注12 ）
t
PS
（注16 ）
t
OST
（注12 ）
t
PV
（注13 ）
引脚到引脚歪斜
HL转换
引脚到引脚歪斜
LH转换
占空比
LH- HL倾斜
引脚到引脚歪斜
LH / HL转换
设备到设备斜
LH / HL转换
0.8
0.8
1.0
1.0
1.5
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
250 pF的
8路输出开关
（注15 ）
最大
1.8
1.8
2.5
2.5
3.0
ns
ns
ns
ns
ns
单位
注12 ：
歪斜是指实际的传播延迟为同一装置的任何两个单独的输出之间的差的绝对值。
该规范适用于任何输出切换HIGH到LOW （T
OSHL
） ，低到高（叔
OSLH
） ，或者其任意组合开关低到高的和/或
HIGH到LOW （T
OST
） 。该规范是保证，但未经测试。
注13 ：
对于一组给定的条件（即，温度和V的传播延迟变化
CC
）从设备到设备。本规范是保证，但不
测试。
注14 ：
本规范是保证，但未经测试。该限制适用于传输延迟为所有路径切换描述相
（即，所有低到高，高到低，等等）
注15 ：
保证这些规范，但未经测试。极限代表取代50 pF负载的传输延迟与250 pF负载电容
电容器中的标准AC负载。
注16 ：
这说明在同一引脚低到高和高到低转换的延迟之间的差异。它在所有测量
输出在同一芯片上（驱动程序）中，最差（最大增量）数是保证规范。本规范是保证，但未经测试。
电容
符号
C
IN
C
OUT
（注17 ）
参数
输入电容
输出电容
典型值
5.0
9.0
单位
pF
pF
V
CC
=
0V
V
CC
=
5.0V
条件
T
A
=
25°C
注17 ：
C
OUT
的测量是在频率f
=
1 MHz时，每MIL -STD -883方法3012 。
www.fairchildsemi.com
4
QQ：2881677436 复制
