54F 74F175四D触发器
1994年11月
54F 74F175四D触发器
概述
的“ F175是一种高速四D触发器的装置是
对于一般的触发器的要求非常有用,其中时钟和
明确投入是常见的D输入的信息
在低到高的时钟跳变两个真正的存储
和每个触发器的互补输出被提供一
主复位输入复位所有触发器独立的
时钟或D投入低
特点
Y
Y
Y
Y
Y
边沿触发的D型输入
缓冲正边沿触发时钟
通用异步复位
真与补输出
保证最低4000V的ESD保护
广告
74F175PC
军事
包
数
N16E
包装说明
16引脚( 0 300广角)模压双列直插式
16引脚的陶瓷双列直插
16引脚( 0 150广角)模压小外形JEDEC
16引脚( 0 300广角)模压小外形EIAJ
16引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F175DM (注2)
74F175SC (注1 )
74F175SJ (注1 )
54F175FM (注2)
54F175LM (注2)
J16A
M16A
M16D
W16A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
IEEE IEC
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9490 - 1
TL F 9490 - 2
TL F 9490-5
TL F 9490 - 3
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9490
RRD - B30M75印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
50 33 3
50 33 3
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
1毫安20毫安
b
1毫安20毫安
D
0
– D
3
CP
MR
Q
0
–Q
3
Q
0
–Q
3
数据输入
时钟脉冲输入端(上升沿)
主复位输入(低电平有效)
真正的输出
补输出
功能说明
的“ F175由四个边沿触发的D触发器用
个体D输入Q和Q输出时钟和
主复位是常见的四个触发器将存储
对低到高的时钟其个人D输入状态
(CP)的过渡造成个别Q及输出跟随
在主复位( MR)低输入将迫使所有的Q输出
把时钟的低电平和Q输出高电平或独立
数据输入的' F175是一般的逻辑非常有用的应用
系统蒸发散,其中一个共同的主复位和时钟都是可接受
ABLE
真值表
输入
MR
L
H
H
CP
X
L
L
D
n
X
H
L
Q
n
L
H
L
输出
Q
n
H
L
H
H
e
高电压电平
L
e
低电压电平
X
e
非物质
L
e
低到高时钟转换
逻辑图
TL F 9490 - 4
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟
2
订购信息
设备号被用于形成一个简化采购的代码,其中所述包类型和温度范围内是部分
定义如下
74F
温度范围:家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体( LCC )
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
175
S
C
X
特殊变化
QB
e
军工级器件
环境和老化
处理
X
e
设备运13卷
温度范围
C
e
商用( 0℃至
a
70 C)
M
e
军事(
b
55 ℃
a
125 C)
物理尺寸
英寸(毫米)
20端陶瓷无引线芯片载体( L)
NS包装数E20A
5
54F 74F175四D触发器
1994年11月
54F 74F175四D触发器
概述
的“ F175是一种高速四D触发器的装置是
对于一般的触发器的要求非常有用,其中时钟和
明确投入是常见的D输入的信息
在低到高的时钟跳变两个真正的存储
和每个触发器的互补输出被提供一
主复位输入复位所有触发器独立的
时钟或D投入低
特点
Y
Y
Y
Y
Y
边沿触发的D型输入
缓冲正边沿触发时钟
通用异步复位
真与补输出
保证最低4000V的ESD保护
广告
74F175PC
军事
包
数
N16E
包装说明
16引脚( 0 300广角)模压双列直插式
16引脚的陶瓷双列直插
16引脚( 0 150广角)模压小外形JEDEC
16引脚( 0 300广角)模压小外形EIAJ
16引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F175DM (注2)
74F175SC (注1 )
74F175SJ (注1 )
54F175FM (注2)
54F175LM (注2)
J16A
M16A
M16D
W16A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
IEEE IEC
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9490 - 1
TL F 9490 - 2
TL F 9490-5
TL F 9490 - 3
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9490
RRD - B30M75印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
50 33 3
50 33 3
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
1毫安20毫安
b
1毫安20毫安
D
0
– D
3
CP
MR
Q
0
–Q
3
Q
0
–Q
3
数据输入
时钟脉冲输入端(上升沿)
主复位输入(低电平有效)
真正的输出
补输出
功能说明
的“ F175由四个边沿触发的D触发器用
个体D输入Q和Q输出时钟和
主复位是常见的四个触发器将存储
对低到高的时钟其个人D输入状态
(CP)的过渡造成个别Q及输出跟随
在主复位( MR)低输入将迫使所有的Q输出
把时钟的低电平和Q输出高电平或独立
数据输入的' F175是一般的逻辑非常有用的应用
系统蒸发散,其中一个共同的主复位和时钟都是可接受
ABLE
真值表
输入
MR
L
H
H
CP
X
L
L
D
n
X
H
L
Q
n
L
H
L
输出
Q
n
H
L
H
H
e
高电压电平
L
e
低电压电平
X
e
非物质
L
e
低到高时钟转换
逻辑图
TL F 9490 - 4
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟
2
订购信息
设备号被用于形成一个简化采购的代码,其中所述包类型和温度范围内是部分
定义如下
74F
温度范围:家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体( LCC )
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
175
S
C
X
特殊变化
QB
e
军工级器件
环境和老化
处理
X
e
设备运13卷
温度范围
C
e
商用( 0℃至
a
70 C)
M
e
军事(
b
55 ℃
a
125 C)
物理尺寸
英寸(毫米)
20端陶瓷无引线芯片载体( L)
NS包装数E20A
5
54F 74F175四D触发器
1994年11月
54F 74F175四D触发器
概述
的“ F175是一种高速四D触发器的装置是
对于一般的触发器的要求非常有用,其中时钟和
明确投入是常见的D输入的信息
在低到高的时钟跳变两个真正的存储
和每个触发器的互补输出被提供一
主复位输入复位所有触发器独立的
时钟或D投入低
特点
Y
Y
Y
Y
Y
边沿触发的D型输入
缓冲正边沿触发时钟
通用异步复位
真与补输出
保证最低4000V的ESD保护
74F175PC
54F175DM (注2)
74F175SC (注1 )
74F175SJ (注1 )
54F175FM (注2)
54F175LM (注2)
N16E
J16A
M16A
16引脚( 0 300广角)模压双列直插式
16引脚的陶瓷双列直插
M16D
W16A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
IEEE IEC
bs
ol
引脚分配
DIP SOIC和Flatpak
TL F 9490 - 1
TL F 9490-5
TL F 9490 - 3
TL F 9490
O
C
1995年全国半导体公司
TRI- STATE是美国国家半导体公司的注册商标。
et
16引脚( 0 300广角)模压小外形EIAJ
16引脚Cerpack
20引脚陶瓷无引线芯片载体C型
16引脚( 0 150广角)模压小外形JEDEC
连接图
引脚分配
对于LCC
e
TL F 9490 - 2
RRD - B30M75印制在U S A
广告
军事
包
数
包装说明
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
50 33 3
50 33 3
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
1毫安20毫安
b
1毫安20毫安
D
0
– D
3
CP
MR
Q
0
–Q
3
Q
0
–Q
3
数据输入
时钟脉冲输入端(上升沿)
主复位输入(低电平有效)
真正的输出
补输出
功能说明
的“ F175由四个边沿触发的D触发器用
个体D输入Q和Q输出时钟和
主复位是常见的四个触发器将存储
对低到高的时钟其个人D输入状态
(CP)的过渡造成个别Q及输出跟随
在主复位( MR)低输入将迫使所有的Q输出
把时钟的低电平和Q输出高电平或独立
数据输入的' F175是一般的逻辑非常有用的应用
系统蒸发散,其中一个共同的主复位和时钟都是可接受
ABLE
真值表
输入
MR
L
H
H
CP
X
L
L
D
n
X
H
L
Q
n
L
H
L
输出
Q
n
H
L
H
H
e
高电压电平
L
e
低电压电平
X
e
非物质
L
e
低到高时钟转换
bs
ol
2
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟
O
et
TL F 9490 - 4
逻辑图
e