54F 74F174六路D触发器与主复位
1994年11月
54F 74F174六路D触发器与主复位
概述
的“ F174是一种高速进制D触发器的装置是
主要被用作一个6位的边沿触发的存储寄存器
在D输入的信息传送给存储
在低到高的时钟跳变的装置有一个
主复位同时明确所有触发器
特点
Y
Y
Y
Y
边沿触发的D型输入
缓冲正边沿触发时钟
通用异步复位
保证最低4000V的ESD保护
广告
74F174PC
军事
包
数
N16E
包装说明
16引脚（ 0 300广角）模压双列直插式
16引脚的陶瓷双列直插
16引脚（ 0 150广角）模压小外形JEDEC
16引脚（ 0 300广角）模压小外形EIAJ
16引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F174DM （注2）
74F174SC （注1 ）
74F174SJ （注1 ）
54F174FM （注2）
54F174LM （注2）
J16A
M16A
M16D
W16A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9489-3
TL F 9489 - 1
TL F 9489 - 2
IEEE IEC
TL F 9489-5
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9489
RRD - B30M75印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
50 33 3
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
1毫安20毫安
D
0
– D
5
CP
MR
Q
0
–Q
5
数据输入
时钟脉冲输入端（上升沿）
主复位输入（低电平有效）
输出
功能说明
的“ F174由六个边沿触发的D触发器用
个体D输入和Q输出时钟（ CP ）和Mas-
器复位（ MR）是所有触发器每个D输入的
状态被转移到相应的触发器的输出
继低到高的时钟（ CP ）转变中的低
输入到主复位（ MR）将强制所有输出低电平
独立的时钟或数据输入的' F174是有用的
其中，真正的输出只需要与应用程序
时钟和主复位适用于所有存储元素
MENTS
真值表
输入
MR
L
H
H
CP
X
L
L
D
n
X
H
L
输出
Q
n
L
H
L
H
e
高电压电平
L
e
低电压电平
X
e
非物质
L
e
低到高时钟转换
逻辑图
TL F 9489 - 4
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
2
订购信息
设备号被用于形成一个简化采购的代码，其中所述包类型和温度范围内是部分
定义如下
74F
温度范围：家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体（ LCC ）
S
e
小外形封装SOIC JEDEC
SS
e
小外形EIAJ SOIC
174
S
C
X
特殊变化
QB
e
军工级器件
环境和老化
处理
X
e
设备运13卷
温度范围
C
e
商用（ 0℃至
a
70 C)
M
e
军事（
b
55 ℃
a
125 C)
物理尺寸
英寸（毫米）
20端陶瓷无引线芯片载体（ L）
NS包装数E20A
5
QQ：2881677436 复制
