添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符3型号页 > 首字符3的型号第18页 > 3D7444
3D7444
单芯片4通道4位
可编程延迟线
(系列3D7444 )
特点
在单个芯片上四个indep't可编程线
全硅CMOS技术
低静态电流(典型1毫安)
前沿和后沿的精度
气相,红外,波焊
自动插入( DIP PKG )。
增量范围:
通过25ns的1.5ns
时延容限:
为1ns或2% (见表1)
温度稳定性:
±2%
典型的( 0℃ 70℃ )
VDD稳定:
±1%
典型
最小输入脉冲宽度:
总延迟的10%
I1
SC
I2
I3
I4
SI
GND
1
2
3
4
5
6
7
套餐
14
13
12
11
10
9
8
VDD
AL
O1
SO
O2
O3
O4
I1
SC
I2
I3
I4
SI
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
AL
O1
SO
O2
O3
O4
DIP-14
3D7444-xx
SOIC-14
3D7444D-xx
对于机械尺寸,单击
这里
.
对于包装标识的详细信息,请单击
这里
.
功能说明
该3D7444装置是一种小型,多功能,四4位可编程
单片式延迟线。延迟值,通过串行接口进行编程,
可以独立地改变超过15相等的步骤。的步长大小(单位:ns )是
由设备破折号编号来确定。每个输入再生的
相应的输出不反转,转向在时间上每个用户
选择。每行中,延迟时间由下式给出:
TD
n
= T0 + A
n
* TI
引脚说明
I1-I4
O1-O4
AL
SC
SI
SO
VDD
GND
信号输入
信号输出
地址锁存器在
SERIAL CLOCK IN
在串行数据
串行数据输出
5.0V
其中, T0是固有的延迟,A
n
是第n行的延迟地址及
TI是延迟增量(破折号编号)。所希望的地址被通过SC移入器件和
SI输入和地址使用的是AL输入锁存。串行接口还可以用来
启用/禁用每个延迟线。该3D7444工作在5伏和具有为6ns的典型T 0 。该3D7444是
CMOS兼容,能够采购或沉没4毫安负载,并同时具有rising-和下降沿
准确度。该设备被提供在一个标准的14针自动插入DIP和节省空间的表面贴装
14引脚SOIC封装。
表1 : PART号的说明
部分
3D7444-1.5
3D7444-2
3D7444-4
3D7444-5
3D7444-8
3D7444-10
3D7444-15
3D7444-20
3D7444-25
时滞及公差( NS )
延迟
增量
1.5
±
1.00
2.0
±
1.50
4.0
±
2.00
5.0
±
2.25
8.0
±
3.00
10
±
3.00
15
±
4.00
20
±
6.00
25
±
7.00
延迟
22.5
±
1.0
30.0
±
1.0
60.0
±
1.2
75.0
±
1.5
120
±
2.4
150
±
3.0
225
±
4.5
300
±
6.0
375
±
7.5
固有
延迟
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
输入的限制
最大频率。 (兆赫)
推荐
绝对
20.0
166
13.8
166
7.57
83.3
6.17
66.6
3.96
41.6
3.20
33.3
2.16
22.2
1.63
16.6
1.31
13.3
闵P.W. (纳秒)
推荐
绝对
25.0
3.0
36.0
3.0
66.0
6.0
81.0
7.5
126.0
12.0
156.0
15.0
231.0
22.5
306.0
30.0
381.0
37.5
2003
数据延时器
注:图中所示为1.5 25纳秒没有任何增加,也可作为标准
通过延时地址15负的延迟,在地址0的总延时,给出
文档# 03006
12/8/03
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
1
3D7444
应用笔记
工作原理
四4位可编程3D7444延迟线
结构是由若干延迟的
串联连接的电池与它们各自的
复用到延时输出引脚( O1-输出
O4 )由用户选择的节目数据。
每个延迟单元在其输出端的复制
在其输入上的信号,错开时间。
每四行,可以控制
独立地,通过串行接口。
行到其正常的操作。该器件包含
采用SO输出,其可以用于级联
多个设备,如图3所示。
表2 :位序列
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
延迟
LINE
4
3
2
1
1
功能
OUTPUT ENABLE
OUTPUT ENABLE
OUTPUT ENABLE
OUTPUT ENABLE
地址位3
地址位2
地址位1
地址位0
地址位3
地址位2
地址位1
地址位0
地址位3
地址位2
地址位1
地址位0
地址位3
地址位2
地址位1
地址位0
编程的延迟(地址)
接口
图1
示的主要功能模块
该3D7444设备。由于该器件是CMOS
设计中,所有未使用的输入引脚必须返回
明确的逻辑电平( VDD或GND ) 。该
延迟是由第一移位20位的调整
通过SC编程字插入设备和
SI引脚,然后选通AL信号锁存
值。的比特序列示于
表2
和相关联的时序图中示出
图2中。
每一行都有与它相关联的
使能位。设置此位为低将强制
相应延迟线输出到高
阻抗状态,同时设定它的高回报
2
3
4
I4
延迟
LINE
延迟
LINE
延迟
LINE
延迟
LINE
ADDR4
ADDR3
ADDR2
ADDR1
使
O4
I3
O3
I2
O2
I1
O1
AL
SI
SC
20位锁存器
20位移位寄存器
图1 :功能框图
SO
文档# 03006
12/8/03
数据延迟设备, INC 。
联系电话: 973-773-2299
传真: 973-773-9672
http://www.datadelay.com
2
3D7444
编程的延迟(地址)
更新
延迟线是一个存储装置。据卖场
一时间等于存在于所述输入信息
至延迟设置在呈现之前
输出以最小的失真。每个4位延迟
在3D7444线可通过15来表示
串行连接的延时单元(单独
由编程数据处理),每
能够存储数据的时间等于所述的
设备递增(步骤时间)。延迟线
记忆性,与结合
业务需求“瞬间”
连接的处理的延迟元件
数据编程到输出端,可注入
伪信息到输出数据流中。
为了确保杂散输出不
发生时,至关重要的是,该输入信号是空闲
前(保持高或低),很短的时间
更新程序的延迟。这个持续时间是
由最大可编程延迟给出。
满足这一要求使得延迟线
以“清”本身的虚假边缘。当新的
装入地址时,输入信号就可以开始
后一开关(和新的延迟将是有效的)
时间由下式给出
t
PDV
or
t
EDV
(见下文) 。
电源和
考虑温度因素
CMOS集成电路中的延迟是强烈
依赖于电源和温度。
单片3D7444可编程延迟线
利用新的和创新的赔偿
电路,以减少引起的延迟变化
在电源波动和/或
温度。
导热系数
被减小到
400
PPM / C ,
这相当于一个变型中,多
在0℃ 70℃工作范围内,
±2%
室温延迟设置。该
动力
供应系数
减小,在4.75V-
5.25V的工作范围,以
±1.5%
延迟的
设置在标称5V直流电源
和/或
±2ns,
以较高者为准。
至关重要的是,电源引脚是
适当地绕过,并且过滤。此外,
电源总线应尽可能低一个的
阻抗建设成为可能。动力
面是优选的。
t
LW
LATCH
(铝)
时钟
( SC )
串行
输入
(SI )
串行
产量
( SO )
延迟
t
CW
t
CW
t
CSL
t
DSC
第1位
t
DHC
第2位
20位
t
PCQ
第1位
第2位
20位
第1位
t
LDX
以前的值
t
LDV
图2 :串行接口时序图
3D7444
SC
AL
SI
SO
SI
3D7444
AL
SO
SI
3D7444
AL
SO
写作
设备
SC
SC
TO
NEXT
设备
图3 :级联多个器件
文档# 03006
12/8/03
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
3
3D7444
输入信号的注意事项
频率和/或脉冲宽度(高或低)
操作的指定可能产生不利影响
延迟,并增加了特定的准确性
装置。原因的依赖
对输入信号输出延迟的精度
特点是多样和复杂。
因此,一个
推荐
绝对
最大
操作输入频率和
推荐
绝对最低
操作脉冲宽度已经被指定。
将随着绝对最大频率
逼近。然而,如果输入频率
和脉冲宽度保持不变,该装置将
表现从一个时期到相同的延迟
明年(即没有明显的抖动) 。
操作脉宽
绝对最小工作脉冲
宽度
(高或低)说明书中,列于
表1
确定的最小脉冲宽度
延迟线的输入信号,可以是
复制,转移的时间,在器件输出,
具有可接受的脉宽失真。
最小工作脉宽
(高或
低)规范确定最小脉冲
宽度延迟线输入信号的量,
输出延时精度列于
表1
is
保证。
推荐的最小运行以下
脉冲宽度会导致延迟移位略低
相对于它们的值在长脉冲宽度
操作。这些偏差的大小
将随着绝对最小脉冲
宽度接近。然而,如果输入的脉冲
宽度和频率保持恒定,则设备
将表现出从一个周期到相同的延迟
下一个(即没有明显的抖动) 。
工作频率
绝对最大工作频率
规范,列于
表1
确定
延迟线输入的最高频率
信号可以被复制,在时移,在
该设备输出,具有可接受的占空比
失真。
推荐最大工作
频率
规格确定最高
延迟线输入信号的量的频率
输出延迟的精度得到了保证。
操作上面建议的最大
频率将导致延迟移位略低
相对于它们的值在低频
操作。这些偏差的大小
文档# 03006
12/8/03
数据延迟设备, INC 。
联系电话: 973-773-2299
传真: 973-773-9672
http://www.datadelay.com
4
3D7444
设备的特定连接的阳离子
表3 :绝对最大额定值
参数
直流电源电压
输入引脚电压
输入引脚电流
储存温度
焊接温度
符号
V
DD
V
IN
I
IN
T
STRG
T
领导
-0.3
-0.3
-10
-55
最大
7.0
V
DD
+0.3
10
150
300
单位
V
V
mA
C
C
笔记
25C
10秒
表4 :直流电气特性
( 0℃ 70℃ , 4.75V至5.25V )
参数
静态电源电流*
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
高电平输出电流
低电平输出电流
输出上升&下降时间
符号
I
DD
V
IH
V
IL
I
IH
I
IL
I
OH
I
OL
T
R
&放大器;牛逼
F
2.0
-0.1
-0.1
0.0
0.0
-8.0
7.5
2
0.8
0.1
0.1
-6.0
典型值
1.3
最大
2.0
单位
mA
V
V
A
A
mA
mA
ns
笔记
V
DD
= 5.25V
V
IH
= V
DD
V
IL
= 0V
V
DD
= 4.75V
V
OH
= 2.4V
V
DD
= 4.75V
V
OL
= 0.4V
C
LD
= 5 pF的
6.0
*I
DD
(动态) = 4 * C
LD
* V
DD
* F
其中:C
LD
=平均电容负载/线路( PF )
F =输入频率(GHz)
输入电容= 10pF的典型
输出负载电容(C
LD
) = 25 PF最大
表5 : AC电气特性
( 0℃ 70℃ , 4.75V至5.25V )
参数
锁存器宽度
数据建立到时钟
从时钟数据保持
时钟宽度(高或低)
时钟设置锁存
时钟串行输出
闩锁,有效延时
锁存器延时无效
输入脉冲宽度
输入周期
输入到输出的延迟
符号
T
LW
t
DSC
t
DHC
t
CW
t
CSL
t
PCQ
t
LDV
t
LDX
t
WI
t
PLH
, t
PHL
10
10
1
15
20
典型值
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
%的总延时
%的总延时
ns
笔记
12
35
5
10
20
20
45
1
1
参照表1
参照表1
参见文本
注:1 -
请参阅
编程的延迟(地址)更新
部分
文档# 03006
12/8/03
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
5
3D7444
单芯片4通道4位
可编程延迟线
(系列3D7444 )
特点
在单个芯片上四个indep't可编程线
全硅CMOS技术
低静态电流(典型1毫安)
前沿和后沿的精度
气相,红外,波焊
自动插入( DIP PKG )。
增量范围:
通过25ns的1.5ns
时延容限:
为1ns或2% (见表1)
温度稳定性:
±2%
典型的( 0℃ 70℃ )
VDD稳定:
±1%
典型
最小输入脉冲宽度:
总延迟的10%
I1
SC
I2
I3
I4
SI
GND
1
2
3
4
5
6
7
套餐
14
13
12
11
10
9
8
VDD
AL
O1
SO
O2
O3
O4
I1
SC
I2
I3
I4
SI
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
AL
O1
SO
O2
O3
O4
DIP-14
3D7444-xx
SOIC-14
3D7444D-xx
对于机械尺寸,单击
这里
.
对于包装标识的详细信息,请单击
这里
.
功能说明
该3D7444装置是一种小型,多功能,四4位可编程
单片式延迟线。延迟值,通过串行接口进行编程,
可以独立地改变超过15相等的步骤。的步长大小(单位:ns )是
由设备破折号编号来确定。每个输入再生的
相应的输出不反转,转向在时间上每个用户
选择。每行中,延迟时间由下式给出:
TD
n
= T0 + A
n
* TI
引脚说明
I1-I4
O1-O4
AL
SC
SI
SO
VDD
GND
信号输入
信号输出
地址锁存器在
SERIAL CLOCK IN
在串行数据
串行数据输出
3.3V
其中, T0是固有的延迟,A
n
是第n行的延迟地址及
TI是延迟增量(破折号编号)。所希望的地址被通过SC移入器件和
SI输入和地址使用的是AL输入锁存。串行接口还可以用来
启用/禁用每个延迟线。该3D7444工作在5伏和具有为6ns的典型T 0 。该3D7444是
CMOS兼容,能够采购或沉没4毫安负载,并同时具有rising-和下降沿
准确度。该设备被提供在一个标准的14针自动插入DIP和节省空间的表面贴装
14引脚SOIC封装。
表1 : PART号的说明
部分
3D7444-1.5
3D7444-2
3D7444-4
3D7444-5
3D7444-8
3D7444-10
3D7444-15
3D7444-20
3D7444-25
时滞及公差( NS )
延迟
增量
1.5
±
1.00
2.0
±
1.50
4.0
±
2.00
5.0
±
2.25
8.0
±
3.00
10
±
3.00
15
±
4.00
20
±
6.00
25
±
7.00
延迟
22.5
±
1.0
30.0
±
1.0
60.0
±
1.2
75.0
±
1.5
120
±
2.4
150
±
3.0
225
±
4.5
300
±
6.0
375
±
7.5
固有
延迟
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
输入的限制
最大频率。 (兆赫)
推荐
绝对
20.0
166
13.8
166
7.57
83.3
6.17
66.6
3.96
41.6
3.20
33.3
2.16
22.2
1.63
16.6
1.31
13.3
闵P.W. (纳秒)
推荐
绝对
25.0
3.0
36.0
3.0
66.0
6.0
81.0
7.5
126.0
12.0
156.0
15.0
231.0
22.5
306.0
30.0
381.0
37.5
2003
数据延时器
注:图中所示为1.5 25纳秒没有任何增加,也可作为标准
通过延时地址15负的延迟,在地址0的总延时,给出
文档# 03006
12/8/03
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
1
3D7444
应用笔记
工作原理
四4位可编程3D7444延迟线
结构是由若干延迟的
串联连接的电池与它们各自的
复用到延时输出引脚( O1-输出
O4 )由用户选择的节目数据。
每个延迟单元在其输出端的复制
在其输入上的信号,错开时间。
每四行,可以控制
独立地,通过串行接口。
行到其正常的操作。该器件包含
采用SO输出,其可以用于级联
多个设备,如图3所示。
表2 :位序列
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
延迟
LINE
4
3
2
1
1
功能
OUTPUT ENABLE
OUTPUT ENABLE
OUTPUT ENABLE
OUTPUT ENABLE
地址位3
地址位2
地址位1
地址位0
地址位3
地址位2
地址位1
地址位0
地址位3
地址位2
地址位1
地址位0
地址位3
地址位2
地址位1
地址位0
编程的延迟(地址)
接口
图1
示的主要功能模块
该3D7444设备。由于该器件是CMOS
设计中,所有未使用的输入引脚必须返回
明确的逻辑电平( VDD或GND ) 。该
延迟是由第一移位20位的调整
通过SC编程字插入设备和
SI引脚,然后选通AL信号锁存
值。的比特序列示于
表2
和相关联的时序图中示出
图2中。
每一行都有与它相关联的
使能位。设置此位为低将强制
相应延迟线输出到高
阻抗状态,同时设定它的高回报
2
3
4
I4
延迟
LINE
延迟
LINE
延迟
LINE
延迟
LINE
ADDR4
ADDR3
ADDR2
ADDR1
使
O4
I3
O3
I2
O2
I1
O1
AL
SI
SC
20位锁存器
20位移位寄存器
图1 :功能框图
SO
文档# 03006
12/8/03
数据延迟设备, INC 。
联系电话: 973-773-2299
传真: 973-773-9672
http://www.datadelay.com
2
3D7444
编程的延迟(地址)
更新
延迟线是一个存储装置。据卖场
一时间等于存在于所述输入信息
至延迟设置在呈现之前
输出以最小的失真。每个4位延迟
在3D7444线可通过15来表示
串行连接的延时单元(单独
由编程数据处理),每
能够存储数据的时间等于所述的
设备递增(步骤时间)。延迟线
记忆性,与结合
业务需求“瞬间”
连接的处理的延迟元件
数据编程到输出端,可注入
伪信息到输出数据流中。
为了确保杂散输出不
发生时,至关重要的是,该输入信号是空闲
前(保持高或低),很短的时间
更新程序的延迟。这个持续时间是
由最大可编程延迟给出。
满足这一要求使得延迟线
以“清”本身的虚假边缘。当新的
装入地址时,输入信号就可以开始
后一开关(和新的延迟将是有效的)
时间由下式给出
t
PDV
or
t
EDV
(见下文) 。
电源和
考虑温度因素
CMOS集成电路中的延迟是强烈
依赖于电源和温度。
单片3D7444可编程延迟线
利用新的和创新的赔偿
电路,以减少引起的延迟变化
在电源波动和/或
温度。
导热系数
被减小到
400
PPM / C ,
这相当于一个变型中,多
在0℃ 70℃工作范围内,
±2%
室温延迟设置。该
动力
供应系数
减小,在4.75V-
5.25V的工作范围,以
±1.5%
延迟的
设置在标称5V直流电源
和/或
±2ns,
以较高者为准。
至关重要的是,电源引脚是
适当地绕过,并且过滤。此外,
电源总线应尽可能低一个的
阻抗建设成为可能。动力
面是优选的。
t
LW
LATCH
(铝)
时钟
( SC )
串行
输入
(SI )
串行
产量
( SO )
延迟
t
CW
t
CW
t
CSL
t
DSC
第1位
t
DHC
第2位
20位
t
PCQ
第1位
第2位
20位
第1位
t
LDX
以前的值
t
LDV
图2 :串行接口时序图
3D7444
SC
AL
SI
SO
SI
3D7444
AL
SO
SI
3D7444
AL
SO
写作
设备
SC
SC
TO
NEXT
设备
图3 :级联多个器件
文档# 03006
12/8/03
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
3
3D7444
输入信号的注意事项
频率和/或脉冲宽度(高或低)
操作的指定可能产生不利影响
延迟,并增加了特定的准确性
装置。原因的依赖
对输入信号输出延迟的精度
特点是多样和复杂。
因此,一个
推荐
绝对
最大
操作输入频率和
推荐
绝对最低
操作脉冲宽度已经被指定。
将随着绝对最大频率
逼近。然而,如果输入频率
和脉冲宽度保持不变,该装置将
表现从一个时期到相同的延迟
明年(即没有明显的抖动) 。
操作脉宽
绝对最小工作脉冲
宽度
(高或低)说明书中,列于
表1
确定的最小脉冲宽度
延迟线的输入信号,可以是
复制,转移的时间,在器件输出,
具有可接受的脉宽失真。
最小工作脉宽
(高或
低)规范确定最小脉冲
宽度延迟线输入信号的量,
输出延时精度列于
表1
is
保证。
推荐的最小运行以下
脉冲宽度会导致延迟移位略低
相对于它们的值在长脉冲宽度
操作。这些偏差的大小
将随着绝对最小脉冲
宽度接近。然而,如果输入的脉冲
宽度和频率保持恒定,则设备
将表现出从一个周期到相同的延迟
下一个(即没有明显的抖动) 。
工作频率
绝对最大工作频率
规范,列于
表1
确定
延迟线输入的最高频率
信号可以被复制,在时移,在
该设备输出,具有可接受的占空比
失真。
推荐最大工作
频率
规格确定最高
延迟线输入信号的量的频率
输出延迟的精度得到了保证。
操作上面建议的最大
频率将导致延迟移位略低
相对于它们的值在低频
操作。这些偏差的大小
文档# 03006
12/8/03
数据延迟设备, INC 。
联系电话: 973-773-2299
传真: 973-773-9672
http://www.datadelay.com
4
3D7444
设备的特定连接的阳离子
表3 :绝对最大额定值
参数
直流电源电压
输入引脚电压
输入引脚电流
储存温度
焊接温度
符号
V
DD
V
IN
I
IN
T
STRG
T
领导
-0.3
-0.3
-10
-55
最大
7.0
V
DD
+0.3
10
150
300
单位
V
V
mA
C
C
笔记
25C
10秒
表4 :直流电气特性
( 0℃ 70℃ , 4.75V至5.25V )
参数
静态电源电流*
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
高电平输出电流
低电平输出电流
输出上升&下降时间
符号
I
DD
V
IH
V
IL
I
IH
I
IL
I
OH
I
OL
T
R
&放大器;牛逼
F
2.0
-0.1
-0.1
0.0
0.0
-8.0
7.5
2
0.8
0.1
0.1
-6.0
典型值
1.3
最大
2.0
单位
mA
V
V
A
A
mA
mA
ns
笔记
V
DD
= 3.6V
V
IH
= V
DD
V
IL
= 0V
V
DD
= 4.75V
V
OH
= 2.4V
V
DD
= 4.75V
V
OL
= 0.4V
C
LD
= 5 pF的
6.0
*I
DD
(动态) = 4 * C
LD
* V
DD
* F
其中:C
LD
=平均电容负载/线路( PF )
F =输入频率(GHz)
输入电容= 10pF的典型
输出负载电容(C
LD
) = 25 PF最大
表5 : AC电气特性
( 0℃ 70℃ , 4.75V至5.25V )
参数
锁存器宽度
数据建立到时钟
从时钟数据保持
时钟宽度(高或低)
时钟设置锁存
时钟串行输出
闩锁,有效延时
锁存器延时无效
输入脉冲宽度
输入周期
输入到输出的延迟
符号
T
LW
t
DSC
t
DHC
t
CW
t
CSL
t
PCQ
t
LDV
t
LDX
t
WI
t
PLH
, t
PHL
10
10
1
15
20
典型值
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
%的总延时
%的总延时
ns
笔记
12
35
5
10
20
20
45
1
1
参照表1
参照表1
参见文本
注:1 -
请参阅
编程的延迟(地址)更新
部分
文档# 03006
12/8/03
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
5
3D7444
单芯片4通道4位
可编程延迟线
(系列3D7444 )
特点
在单个芯片上四个indep't可编程线
全硅CMOS技术
低静态电流(典型1毫安)
前沿和后沿的精度
气相,红外,波焊
自动插入( DIP PKG )。
增量范围:
通过25ns的1.5ns
时延容限:
为1ns或2% (见表1)
温度稳定性:
±2%
典型的( 0℃ 70℃ )
VDD稳定:
±1%
典型
最小输入脉冲宽度:
总延迟的10%
I1
SC
I2
I3
I4
SI
GND
1
2
3
4
5
6
7
套餐
14
13
12
11
10
9
8
VDD
AL
O1
SO
O2
O3
O4
I1
SC
I2
I3
I4
SI
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
AL
O1
SO
O2
O3
O4
DIP-14
3D7444-xx
SOIC-14
3D7444D-xx
对于机械尺寸,单击
这里
.
对于包装标识的详细信息,请单击
这里
.
功能说明
该3D7444装置是一种小型,多功能,四4位可编程
单片式延迟线。延迟值,通过串行接口进行编程,
可以独立地改变超过15相等的步骤。的步长大小(单位:ns )是
由设备破折号编号来确定。每个输入再生的
相应的输出不反转,转向在时间上每个用户
选择。每行中,延迟时间由下式给出:
TD
n
= T0 + A
n
* TI
引脚说明
I1-I4
O1-O4
AL
SC
SI
SO
VDD
GND
信号输入
信号输出
地址锁存器在
SERIAL CLOCK IN
在串行数据
串行数据输出
5.0V
其中, T0是固有的延迟,A
n
是第n行的延迟地址及
TI是延迟增量(破折号编号)。所希望的地址被通过SC移入器件和
SI输入和地址使用的是AL输入锁存。串行接口还可以用来
启用/禁用每个延迟线。该3D7444工作在5伏和具有为6ns的典型T 0 。该3D7444是
CMOS兼容,能够采购或沉没4毫安负载,并同时具有rising-和下降沿
准确度。该设备被提供在一个标准的14针自动插入DIP和节省空间的表面贴装
14引脚SOIC封装。
表1 : PART号的说明
部分
3D7444-1.5
3D7444-2
3D7444-4
3D7444-5
3D7444-8
3D7444-10
3D7444-15
3D7444-20
3D7444-25
时滞及公差( NS )
延迟
增量
1.5
±
1.00
2.0
±
1.50
4.0
±
2.00
5.0
±
2.25
8.0
±
3.00
10
±
3.00
15
±
4.00
20
±
6.00
25
±
7.00
延迟
22.5
±
1.0
30.0
±
1.0
60.0
±
1.2
75.0
±
1.5
120
±
2.4
150
±
3.0
225
±
4.5
300
±
6.0
375
±
7.5
固有
延迟
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
6
±
2.0
输入的限制
最大频率。 (兆赫)
推荐
绝对
20.0
166
13.8
166
7.57
83.3
6.17
66.6
3.96
41.6
3.20
33.3
2.16
22.2
1.63
16.6
1.31
13.3
闵P.W. (纳秒)
推荐
绝对
25.0
3.0
36.0
3.0
66.0
6.0
81.0
7.5
126.0
12.0
156.0
15.0
231.0
22.5
306.0
30.0
381.0
37.5
2003
数据延时器
注:图中所示为1.5 25纳秒没有任何增加,也可作为标准
通过延时地址15负的延迟,在地址0的总延时,给出
文档# 03006
12/8/03
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
1
3D7444
应用笔记
工作原理
四4位可编程3D7444延迟线
结构是由若干延迟的
串联连接的电池与它们各自的
复用到延时输出引脚( O1-输出
O4 )由用户选择的节目数据。
每个延迟单元在其输出端的复制
在其输入上的信号,错开时间。
每四行,可以控制
独立地,通过串行接口。
行到其正常的操作。该器件包含
采用SO输出,其可以用于级联
多个设备,如图3所示。
表2 :位序列
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
延迟
LINE
4
3
2
1
1
功能
OUTPUT ENABLE
OUTPUT ENABLE
OUTPUT ENABLE
OUTPUT ENABLE
地址位3
地址位2
地址位1
地址位0
地址位3
地址位2
地址位1
地址位0
地址位3
地址位2
地址位1
地址位0
地址位3
地址位2
地址位1
地址位0
编程的延迟(地址)
接口
图1
示的主要功能模块
该3D7444设备。由于该器件是CMOS
设计中,所有未使用的输入引脚必须返回
明确的逻辑电平( VDD或GND ) 。该
延迟是由第一移位20位的调整
通过SC编程字插入设备和
SI引脚,然后选通AL信号锁存
值。的比特序列示于
表2
和相关联的时序图中示出
图2中。
每一行都有与它相关联的
使能位。设置此位为低将强制
相应延迟线输出到高
阻抗状态,同时设定它的高回报
2
3
4
I4
延迟
LINE
延迟
LINE
延迟
LINE
延迟
LINE
ADDR4
ADDR3
ADDR2
ADDR1
使
O4
I3
O3
I2
O2
I1
O1
AL
SI
SC
20位锁存器
20位移位寄存器
图1 :功能框图
SO
文档# 03006
12/8/03
数据延迟设备, INC 。
联系电话: 973-773-2299
传真: 973-773-9672
http://www.datadelay.com
2
3D7444
编程的延迟(地址)
更新
延迟线是一个存储装置。据卖场
一时间等于存在于所述输入信息
至延迟设置在呈现之前
输出以最小的失真。每个4位延迟
在3D7444线可通过15来表示
串行连接的延时单元(单独
由编程数据处理),每
能够存储数据的时间等于所述的
设备递增(步骤时间)。延迟线
记忆性,与结合
业务需求“瞬间”
连接的处理的延迟元件
数据编程到输出端,可注入
伪信息到输出数据流中。
为了确保杂散输出不
发生时,至关重要的是,该输入信号是空闲
前(保持高或低),很短的时间
更新程序的延迟。这个持续时间是
由最大可编程延迟给出。
满足这一要求使得延迟线
以“清”本身的虚假边缘。当新的
装入地址时,输入信号就可以开始
后一开关(和新的延迟将是有效的)
时间由下式给出
t
PDV
or
t
EDV
(见下文) 。
电源和
考虑温度因素
CMOS集成电路中的延迟是强烈
依赖于电源和温度。
单片3D7444可编程延迟线
利用新的和创新的赔偿
电路,以减少引起的延迟变化
在电源波动和/或
温度。
导热系数
被减小到
400
PPM / C ,
这相当于一个变型中,多
在0℃ 70℃工作范围内,
±2%
室温延迟设置。该
动力
供应系数
减小,在4.75V-
5.25V的工作范围,以
±1.5%
延迟的
设置在标称5V直流电源
和/或
±2ns,
以较高者为准。
至关重要的是,电源引脚是
适当地绕过,并且过滤。此外,
电源总线应尽可能低一个的
阻抗建设成为可能。动力
面是优选的。
t
LW
LATCH
(铝)
时钟
( SC )
串行
输入
(SI )
串行
产量
( SO )
延迟
t
CW
t
CW
t
CSL
t
DSC
第1位
t
DHC
第2位
20位
t
PCQ
第1位
第2位
20位
第1位
t
LDX
以前的值
t
LDV
图2 :串行接口时序图
3D7444
SC
AL
SI
SO
SI
3D7444
AL
SO
SI
3D7444
AL
SO
写作
设备
SC
SC
TO
NEXT
设备
图3 :级联多个器件
文档# 03006
12/8/03
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
3
3D7444
输入信号的注意事项
频率和/或脉冲宽度(高或低)
操作的指定可能产生不利影响
延迟,并增加了特定的准确性
装置。原因的依赖
对输入信号输出延迟的精度
特点是多样和复杂。
因此,一个
推荐
绝对
最大
操作输入频率和
推荐
绝对最低
操作脉冲宽度已经被指定。
将随着绝对最大频率
逼近。然而,如果输入频率
和脉冲宽度保持不变,该装置将
表现从一个时期到相同的延迟
明年(即没有明显的抖动) 。
操作脉宽
绝对最小工作脉冲
宽度
(高或低)说明书中,列于
表1
确定的最小脉冲宽度
延迟线的输入信号,可以是
复制,转移的时间,在器件输出,
具有可接受的脉宽失真。
最小工作脉宽
(高或
低)规范确定最小脉冲
宽度延迟线输入信号的量,
输出延时精度列于
表1
is
保证。
推荐的最小运行以下
脉冲宽度会导致延迟移位略低
相对于它们的值在长脉冲宽度
操作。这些偏差的大小
将随着绝对最小脉冲
宽度接近。然而,如果输入的脉冲
宽度和频率保持恒定,则设备
将表现出从一个周期到相同的延迟
下一个(即没有明显的抖动) 。
工作频率
绝对最大工作频率
规范,列于
表1
确定
延迟线输入的最高频率
信号可以被复制,在时移,在
该设备输出,具有可接受的占空比
失真。
推荐最大工作
频率
规格确定最高
延迟线输入信号的量的频率
输出延迟的精度得到了保证。
操作上面建议的最大
频率将导致延迟移位略低
相对于它们的值在低频
操作。这些偏差的大小
文档# 03006
12/8/03
数据延迟设备, INC 。
联系电话: 973-773-2299
传真: 973-773-9672
http://www.datadelay.com
4
3D7444
设备的特定连接的阳离子
表3 :绝对最大额定值
参数
直流电源电压
输入引脚电压
输入引脚电流
储存温度
焊接温度
符号
V
DD
V
IN
I
IN
T
STRG
T
领导
-0.3
-0.3
-10
-55
最大
7.0
V
DD
+0.3
10
150
300
单位
V
V
mA
C
C
笔记
25C
10秒
表4 :直流电气特性
( 0℃ 70℃ , 4.75V至5.25V )
参数
静态电源电流*
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
高电平输出电流
低电平输出电流
输出上升&下降时间
符号
I
DD
V
IH
V
IL
I
IH
I
IL
I
OH
I
OL
T
R
&放大器;牛逼
F
2.0
-0.1
-0.1
0.0
0.0
-8.0
7.5
2
0.8
0.1
0.1
-6.0
典型值
1.3
最大
2.0
单位
mA
V
V
A
A
mA
mA
ns
笔记
V
DD
= 5.25V
V
IH
= V
DD
V
IL
= 0V
V
DD
= 4.75V
V
OH
= 2.4V
V
DD
= 4.75V
V
OL
= 0.4V
C
LD
= 5 pF的
6.0
*I
DD
(动态) = 4 * C
LD
* V
DD
* F
其中:C
LD
=平均电容负载/线路( PF )
F =输入频率(GHz)
输入电容= 10pF的典型
输出负载电容(C
LD
) = 25 PF最大
表5 : AC电气特性
( 0℃ 70℃ , 4.75V至5.25V )
参数
锁存器宽度
数据建立到时钟
从时钟数据保持
时钟宽度(高或低)
时钟设置锁存
时钟串行输出
闩锁,有效延时
锁存器延时无效
输入脉冲宽度
输入周期
输入到输出的延迟
符号
T
LW
t
DSC
t
DHC
t
CW
t
CSL
t
PCQ
t
LDV
t
LDX
t
WI
t
PLH
, t
PHL
10
10
1
15
20
典型值
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
%的总延时
%的总延时
ns
笔记
12
35
5
10
20
20
45
1
1
参照表1
参照表1
参见文本
注:1 -
请参阅
编程的延迟(地址)更新
部分
文档# 03006
12/8/03
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
5
查看更多3D7444PDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    3D7444
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:北京市海淀区增光路27号2-1-1102
3D7444
√ 欧美㊣品
▲10/11+
8356
贴◆插
【dz37.com】实时报价有图&PDF
查询更多3D7444供应信息

深圳市碧威特网络技术有限公司
 复制成功!