3D7225
单片5 -TAP
固定延迟线
（系列3D7225 ）
特点
全硅，低功耗CMOS技术
TTL / CMOS兼容输入和输出
气相，红外，波焊
自动插入（ DIP PKG ）。
低接地反弹噪声
前沿和后沿的精度
延时范围：
通过3500ns 0.75ns
时延容限：
2％或0.5ns的
温度稳定性：
±2%
典型的（ -40℃至85℃ ）
VDD稳定：
±1%
典型的（ 4.75V - 5.25V ）
最小输入脉冲宽度：
总延迟的30％
8引脚鸥翼式可作为投递
替代混合延迟线
IN
O2
O4
GND
1
2
3
4
8
7
6
5
套餐
VDD
O1
O3
O5
IN
NC
NC
O2
NC
O4
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
NC
O1
NC
O3
NC
O5
3D7225Z -XX SOIC- 8
3D7225M -XX DIP- 8
3D7225H -XX鸥翼
IN
NC
NC
O2
NC
O4
NC
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
NC
NC
O1
NC
O3
NC
O5
3D7225-xx
3D7225G-xx
3D7225K-xx
3D7225S -XX SOL- 16
DIP-14
鸥翼
未使用的引脚
删除
对于机械尺寸，单击
这里
.
对于包装标识的详细信息，请单击
这里
.
功能说明
该3D7225 5抽头延迟线产品系列包括固定延迟
CMOS集成电路。每个包包含一个延迟线，
挖掘和缓冲的5个时刻均匀间隔。点击到水龙头
（增量）延迟值的范围可以从通过700ns 0.75ns 。该
输入再生无反转输出，转移在时间上
每个用户指定的破折号编号。该3D7225是TTL和CMOS-
兼容，能够驱动10 74LS型负载，并同时具有
rising-和下降沿精度。
引脚说明
IN
O1
O2
O3
O4
O5
VDD
GND
延迟线输入
水龙头1输出（ 20 ％ ）
水龙头2输出（ 40 ％ ）
轻按3输出（ 60 ％ ）
点按4输出（ 80 ％ ）
轻按5输出（ 100 ％ ）
+5伏
地
的全CMOS 3D7225集成电路已被设计成一个可靠的，经济的替代混合
TTL固定延时线。它被提供在一个标准的8针自动插入DIP和节省空间的表面贴装
8引脚SOIC和16引脚SOL封装。
表1 ： PART号的说明
短跑
数
-.75
-1
-1.5
-2
-2.5
-4
-5
-10
-20
-50
-100
-200
-700
公差
总
TAP- TAP
延迟（ns ）
延迟（ns ）
3.0
±
0.5*
0.75
±
0.4
4.0
±
0.5*
1.0
±
0.5
6.0
±
0.5*
1.5
±
0.7
8.0
±
0.5*
2.0
±
0.8
10.0
±
0.5*
2.5
±
1.0
16.0
±
0.7*
4.0
±
1.3
25.0
±
1.0
5.0
±
1.5
50.0
±
1.0
10.0
±
2.0
100.0
±
2.0
20.0
±
4.0
250.0
±
5.0
50.0
±
10
500.0
±
10
100
±
20
1000
±
20
200
±
40
3500
±
70
700
±
140
REC'D最大
频率
41.7兆赫
37.0兆赫
31.2兆赫
25.0兆赫
22.2兆赫
8.33兆赫
13.3兆赫
6.67兆赫
3.33兆赫
1.33兆赫
0.67兆赫
0.33兆赫
0.10兆赫
输入的限制
绝对最大
REC'D敏
频率
脉冲宽度
166.7兆赫
12.0纳秒
166.7兆赫
13.5纳秒
166.7兆赫
16.0纳秒
166.7兆赫
20.0纳秒
125.0兆赫
22.5纳秒
133.3兆赫
30.0纳秒
66.7兆赫
37.5纳秒
33.3兆赫
75.0纳秒
16.7兆赫
150纳秒
6.67兆赫
375纳秒
3.33兆赫
750纳秒
1.67兆赫
1500 NS
0.48兆赫
5250 NS
绝对最小值
脉冲宽度
3.00纳秒
3.00纳秒
3.00纳秒
3.00纳秒
4.00纳秒
6.00纳秒
7.50纳秒
15.0纳秒
30.0纳秒
75.0纳秒
150纳秒
300纳秒
1050 NS
2005
数据延时器
*参考TAP1输出总延迟;输入到TAP1 = 5.0ns
±
1.0ns
注： 0.75和700未显示的任何短线数字也可作为标准。
文档＃ 05002
4/15/05
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
3D7225
应用注释（续）
自定义的参考标志标识
预期频率和操作占空比。
该装置的编程的延迟精确度是
保证的，因此，只对用户指定的
输入特性。小输入脉冲宽度
变化有关的选定的脉冲宽度将仅
轻微影响编程的延迟
准确度，如果在所有。然而，强烈
建议工程人员在数据
延迟装置进行咨询。
电路，以减少引起的延迟变化
在电源波动和/或
温度。
的热膨胀系数减小到250 PPM /℃，
这相当于一个变型中，在-40℃下
到85℃的操作范围，对
±2%
从间 -
温度延迟设置和/或1.0ns ，
以较高者为准。电源
系数降低，在4.75V - 5.25V的
操作范围内，以
±1%
在延迟设置
标称5.0VDC电源和/或1.0ns ，
以较高者为准。
至关重要的是，该
电源引脚充分绕过
并过滤。此外，电源总线
应尽可能低的阻抗的
建设成为可能。电源平面的
首选。
电源和
考虑温度因素
CMOS集成电路中的延迟是强烈
依赖于电源和温度。
单片3D7225可编程延迟线
利用新的和创新的赔偿
设备的特定连接的阳离子
表2 ：绝对最大额定值
参数
直流电源电压
输入引脚电压
输入引脚电流
储存温度
焊接温度
符号
V
DD
V
IN
I
IN
T
STRG
T
领导
民
-0.3
-0.3
-1.0
-55
最大
7.0
V
DD
+0.3
1.0
150
300
单位
V
V
mA
C
C
笔记
25C
10秒
表3 ： DC电气特性
（ -40℃至85℃ ， 4.75V至5.25V ）
参数
静态电源电流*
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
高电平输出
当前
低电平输出电流
输出上升&下降时间
符号
I
DD
V
IH
V
IL
I
IH
I
IL
I
OH
I
OL
T
R
＆放大器;牛逼
F
民
2.0
0.8
1.0
1.0
-4.0
典型值
3.5
最大
5.5
单位
mA
V
V
A
A
mA
mA
2.5
ns
笔记
-35.0
4.0
15.0
2.0
V
IH
= V
DD
V
IL
= 0V
V
DD
= 4.75V
V
OH
= 2.4V
V
DD
= 4.75V
V
OL
= 0.4V
C
LD
= 5 pF的
*I
DD
（动态） = 5 * C
LD
* V
DD
* F
其中：C
LD
=平均电容负载/ TAP （ PF ）
F =输入频率（GHz）
输入电容= 10pF的典型
输出负载电容（C
LD
） = 25 PF最大
文档＃ 05002
4/15/05
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
3
3D7225
硅延迟线自动化测试
测试条件
输入：
环境温度：
25
o
C
±
3
o
C
电源电压（VCC ） ：
5.0V
±
0.1V
输入脉冲：
高= 3.0V
±
0.1V
低= 0.0V
±
0.1V
源阻抗：
50Ω最大。
上升/下降时间：
3.0 ns（最大值） 。 （测
0.6V和2.4V之间）
脉冲宽度：
PW
IN
= 1.25×总延时
期限：
每
IN
= 2.5×总延时
输出：
R
负载
:
C
负载
:
门槛：
10K
±
10%
5pf
±
10%
1.5V （瑞星&下降）
设备
下
TEST
10K
5pf
数字
范围
470
注意：
上述条件是仅用于测试，并且不以任何方式限制该装置的操作。
电脑
系统
打印机
脉冲
发电机
OUT
TRIG
IN
设备下
被测件（DUT ）
OUT1
OUT2
OUT3
OUT4
OUT5
REF
IN
TRIG
数字示波器/
时间间隔计数器
图2 ：测试设置
每
IN
PW
IN
t
上升
输入
信号
2.4V
1.5V
0.6V
t
秋天
V
IH
2.4V
1.5V
0.6V
V
IL
t
PHL
t
PLH
产量
信号
1.5V
V
OH
1.5V
V
OL
图3 ：时序图
文档＃ 05002
4/15/05
数据延迟设备， INC 。
联系电话： 973-773-2299
传真： 973-773-9672
http://www.datadelay.com
4
3D7225
单片5 -TAP
固定延迟线
（系列3D7225 ）
特点
全硅，低功耗CMOS技术
TTL / CMOS兼容输入和输出
气相，红外，波焊
自动插入（ DIP PKG ）。
低接地反弹噪声
前沿和后沿的精度
延时范围：
通过3500ns 0.75ns
时延容限：
2％或0.5ns的
温度稳定性：
±2%
典型的（ -40℃至85℃ ）
VDD稳定：
±1%
典型的（ 4.75V - 5.25V ）
最小输入脉冲宽度：
总延迟的30％
8引脚鸥翼式可作为投递
替代混合延迟线
IN
O2
O4
GND
1
2
3
4
8
7
6
5
套餐
VDD
O1
O3
O5
IN
NC
NC
O2
NC
O4
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
NC
O1
NC
O3
NC
O5
3D7225Z -XX SOIC- 8
3D7225M -XX DIP- 8
3D7225H -XX鸥翼
IN
NC
NC
O2
NC
O4
NC
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
NC
NC
O1
NC
O3
NC
O5
3D7225-xx
3D7225G-xx
3D7225K-xx
3D7225S -XX SOL- 16
DIP-14
鸥翼
未使用的引脚
删除
对于机械尺寸，单击
这里
.
对于包装标识的详细信息，请单击
这里
.
功能说明
该3D7225 5抽头延迟线产品系列包括固定延迟
CMOS集成电路。每个包包含一个延迟线，
挖掘和缓冲的5个时刻均匀间隔。点击到水龙头
（增量）延迟值的范围可以从通过700ns 0.75ns 。该
输入再生无反转输出，转移在时间上
每个用户指定的破折号编号。该3D7225是TTL和CMOS-
兼容，能够驱动10 74LS型负载，并同时具有
rising-和下降沿精度。
引脚说明
IN
O1
O2
O3
O4
O5
VDD
GND
延迟线输入
水龙头1输出（ 20 ％ ）
水龙头2输出（ 40 ％ ）
轻按3输出（ 60 ％ ）
点按4输出（ 80 ％ ）
轻按5输出（ 100 ％ ）
+5伏
地
的全CMOS 3D7225集成电路已被设计成一个可靠的，经济的替代混合
TTL固定延时线。它被提供在一个标准的8针自动插入DIP和节省空间的表面贴装
8引脚SOIC和16引脚SOL封装。
表1 ： PART号的说明
短跑
数
-.75
-1
-1.5
-2
-2.5
-4
-5
-10
-20
-50
-100
-200
-700
公差
总
TAP- TAP
延迟（ns ）
延迟（ns ）
3.0
±
0.5*
0.75
±
0.4
4.0
±
0.5*
1.0
±
0.5
6.0
±
0.5*
1.5
±
0.7
8.0
±
0.5*
2.0
±
0.8
10.0
±
0.5*
2.5
±
1.0
16.0
±
0.7*
4.0
±
1.3
25.0
±
1.0
5.0
±
1.5
50.0
±
1.0
10.0
±
2.0
100.0
±
2.0
20.0
±
4.0
250.0
±
5.0
50.0
±
10
500.0
±
10
100
±
20
1000
±
20
200
±
40
3500
±
70
700
±
140
REC'D最大
频率
41.7兆赫
37.0兆赫
31.2兆赫
25.0兆赫
22.2兆赫
8.33兆赫
13.3兆赫
6.67兆赫
3.33兆赫
1.33兆赫
0.67兆赫
0.33兆赫
0.10兆赫
输入的限制
绝对最大
REC'D敏
频率
脉冲宽度
166.7兆赫
12.0纳秒
166.7兆赫
13.5纳秒
166.7兆赫
16.0纳秒
166.7兆赫
20.0纳秒
125.0兆赫
22.5纳秒
133.3兆赫
30.0纳秒
66.7兆赫
37.5纳秒
33.3兆赫
75.0纳秒
16.7兆赫
150纳秒
6.67兆赫
375纳秒
3.33兆赫
750纳秒
1.67兆赫
1500 NS
0.48兆赫
5250 NS
绝对最小值
脉冲宽度
3.00纳秒
3.00纳秒
3.00纳秒
3.00纳秒
4.00纳秒
6.00纳秒
7.50纳秒
15.0纳秒
30.0纳秒
75.0纳秒
150纳秒
300纳秒
1050 NS
2005
数据延时器
*参考TAP1输出总延迟;输入到TAP1 = 5.0ns
±
1.0ns
注： 0.75和700未显示的任何短线数字也可作为标准。
文档＃ 05002
4/15/05
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
3D7225
应用注释（续）
自定义的参考标志标识
预期频率和操作占空比。
该装置的编程的延迟精确度是
保证的，因此，只对用户指定的
输入特性。小输入脉冲宽度
变化有关的选定的脉冲宽度将仅
轻微影响编程的延迟
准确度，如果在所有。然而，强烈
建议工程人员在数据
延迟装置进行咨询。
电路，以减少引起的延迟变化
在电源波动和/或
温度。
的热膨胀系数减小到250 PPM /℃，
这相当于一个变型中，在-40℃下
到85℃的操作范围，对
±2%
从间 -
温度延迟设置和/或1.0ns ，
以较高者为准。电源
系数降低，在4.75V - 5.25V的
操作范围内，以
±1%
在延迟设置
标称5.0VDC电源和/或1.0ns ，
以较高者为准。
至关重要的是，该
电源引脚充分绕过
并过滤。此外，电源总线
应尽可能低的阻抗的
建设成为可能。电源平面的
首选。
电源和
考虑温度因素
CMOS集成电路中的延迟是强烈
依赖于电源和温度。
单片3D7225可编程延迟线
利用新的和创新的赔偿
设备的特定连接的阳离子
表2 ：绝对最大额定值
参数
直流电源电压
输入引脚电压
输入引脚电流
储存温度
焊接温度
符号
V
DD
V
IN
I
IN
T
STRG
T
领导
民
-0.3
-0.3
-1.0
-55
最大
7.0
V
DD
+0.3
1.0
150
300
单位
V
V
mA
C
C
笔记
25C
10秒
表3 ： DC电气特性
（ -40℃至85℃ ， 4.75V至5.25V ）
参数
静态电源电流*
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
高电平输出
当前
低电平输出电流
输出上升&下降时间
符号
I
DD
V
IH
V
IL
I
IH
I
IL
I
OH
I
OL
T
R
＆放大器;牛逼
F
民
2.0
0.8
1.0
1.0
-4.0
典型值
3.5
最大
5.5
单位
mA
V
V
A
A
mA
mA
2.5
ns
笔记
-35.0
4.0
15.0
2.0
V
IH
= V
DD
V
IL
= 0V
V
DD
= 4.75V
V
OH
= 2.4V
V
DD
= 4.75V
V
OL
= 0.4V
C
LD
= 5 pF的
*I
DD
（动态） = 5 * C
LD
* V
DD
* F
其中：C
LD
=平均电容负载/ TAP （ PF ）
F =输入频率（GHz）
输入电容= 10pF的典型
输出负载电容（C
LD
） = 25 PF最大
文档＃ 05002
4/15/05
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
3
3D7225
硅延迟线自动化测试
测试条件
输入：
环境温度：
25
o
C
±
3
o
C
电源电压（VCC ） ：
5.0V
±
0.1V
输入脉冲：
高= 3.0V
±
0.1V
低= 0.0V
±
0.1V
源阻抗：
50Ω最大。
上升/下降时间：
3.0 ns（最大值） 。 （测
0.6V和2.4V之间）
脉冲宽度：
PW
IN
= 1.25×总延时
期限：
每
IN
= 2.5×总延时
输出：
R
负载
:
C
负载
:
门槛：
10K
±
10%
5pf
±
10%
1.5V （瑞星&下降）
设备
下
TEST
10K
5pf
数字
范围
470
注意：
上述条件是仅用于测试，并且不以任何方式限制该装置的操作。
电脑
系统
打印机
脉冲
发电机
OUT
TRIG
IN
设备下
被测件（DUT ）
OUT1
OUT2
OUT3
OUT4
OUT5
REF
IN
TRIG
数字示波器/
时间间隔计数器
图2 ：测试设置
每
IN
PW
IN
t
上升
输入
信号
2.4V
1.5V
0.6V
t
秋天
V
IH
2.4V
1.5V
0.6V
V
IL
t
PHL
t
PLH
产量
信号
1.5V
V
OH
1.5V
V
OL
图3 ：时序图
文档＃ 05002
4/15/05
数据延迟设备， INC 。
联系电话： 973-773-2299
传真： 973-773-9672
http://www.datadelay.com
4
